10电本《数字电子技术基础》期中试卷答案

上传人:dfg****19 文档编号:222650816 上传时间:2023-07-11 格式:DOC 页数:6 大小:924.50KB
返回 下载 相关 举报
10电本《数字电子技术基础》期中试卷答案_第1页
第1页 / 共6页
10电本《数字电子技术基础》期中试卷答案_第2页
第2页 / 共6页
10电本《数字电子技术基础》期中试卷答案_第3页
第3页 / 共6页
点击查看更多>>
资源描述
考生信息栏 院(系) 班级 姓名 学号 装订线2011 2012 学年 第 2 学期物理与机电工程学院(系)10级电子信息工程专业数字电子技术基础期中试卷试卷类别:开卷( )闭卷( )考试用时: 90 分钟考试时间: 年 月 日 午考试地点: 题号分数注意事项1、学生的院(系)别、专业、班级、姓名、学号必须填写在考生信息栏内指定的位置。2、学生在考试之前必须填写考试时间和地点。3、答题字迹要清楚,并保持卷面清洁。总分评卷人复核人一、填空题(共15分,每题3分)1由D触发器转换为T触发器时,则转换电路D=。在JK触发器中,当J=K=1时,可实现 计数 功能。 2.将二进制数1101010转换成十进制数是 _106_,十六进制数是_6A_。3n个触发器构成的二进制计数器,其计数的最大容量是。4、构造一个模6计数器需要_6_个状态,_3_个触发器。5TTL电路在正逻辑系统中,输入悬空相当于输入_高_(高或低)逻辑。二、选择题(共24分,每小题3分)1附图2.1所示是某组合逻辑电路的输入、输出波形,该组合逻辑电路的逻辑表达式为( C )。ABC D. 2附图2.2所示是主从型JK触发器,当J、K端及、端均为高电平或悬空时,触发器完成的功能是 ( A )。A计数B置1C置0 D.保持 附图2.1 附图2.23以下表述正确的是 ( D ) A)组合逻辑电路和时序逻辑电路都具有记忆能力。 B)组合逻辑电路和时序逻辑电路都没有记忆能力。 C)组合逻辑电路有记忆能力,而时序逻辑电路没有记忆能力。 D)组合逻辑电路没有记忆能力,而时序逻辑电路有记忆能力。4.如图所示TTL电路中逻辑表达式为Y=A+B的是( D )5已知函数,则其反函数为( B ) A) B) C) D)6、 引起组合逻辑电路中竟争与冒险的原因是( C )A、逻辑关系错; B、 干扰信号; C、电路延时; C、电源不稳定。7. 逻辑数F=AC+A+B,当变量的取值为( C )时,将出现冒险现象。A. B=C=1 B. B=C=0 C. A=1,C=0 D. A=0,B=08. 时序逻辑电路中一定是含(A )A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器三、将下列函数简化为最简与或式(共 8 分,每题 4 分)1、已知逻辑函数Y=求:(1)标准“与或”表达式,Y=(2)反函数“与或”表达式,=(3)对偶式Y =2、用3线8线译码器74LS138实现下列函数:(要求写出变换过程)(10分) 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 OOOOOOOOOSTB STC STAO解: 四、电路分析与设计(共52分)1、画出如图所示各触发器在时钟脉冲作用下输出端的电压波形。设所有触发器的初始状态皆为Q = 0。(8分) 2十进制计数器T4160构成的计数器电路如图所示,试分析该电路是几进制计数器,画出状态转换图。T4160的功能表见下表。(6分)解: 状态转换图为:3、分析下图时序电路的逻辑功能,写出电路驱动方程和状态方程,并画出状态转换图。(8分)解:驱动方程:, 状态方程: 状态转换图:逻辑功能 能自启动的三进制加法计数器
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 图纸专区 > 考试试卷


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!