基于DXP的PCB设计及制作.ppt

2020年9月11日6时16分,基于DXP的PCB设计及制作,2020年9月11日6时16分,印制电路板的设计要求 印制导线宽度,2020年9月11日6时16分,导电图形间距 相邻导电图形之间的间距由它们间的电位差决定。,2020年9月11日6时16分,去覆铜板上的氧化层,2020年9月11日6时16分,2020年9月11日6时16分,原理图的绘制,2020年9月11日6时16分,一、新建文件 1、双击桌面 Altium Designer图标 即进入Altium Designer设计环境 2、建立新的工作区（即工作台,后缀名*.DsnWrk）,2020年9月11日6时16分,3、建立新的工程（建立PCB工程,后缀名*.PrjPCB）,4、给工程添加新的schematic文件(右键单击工程名,后缀名*.SchDOC),2020年9月11日6时16分,5、给工程添加新的PCB文件(右键单击工程名,后缀名*.PcbDOC),2020年9月11日6时16分,注意： 以上每个步骤执行完后应即时保存在你的文件夹中，因为各个文件在存储上均相互独立，但DXP会为它们建立内在的联系关系 当用户打开另一工作区时，当前工作区必须先被关闭，否则系统会首先提示用户保存当前工作区内任何未保存的文件,2020年9月11日6时16分,二、绘制原理图 开始设计Schematic之前首先应进行工程和文档设置: ProjectOptions,2020年9月11日6时16分,Error Reporting 设置设计草图检查 Connection Matrix 连接报错设置 Comparator 设置文件之间差异是否报告,2020年9月11日6时16分,SCH原理图环境设置： 设计文档选项,2020年9月11日6时16分,作用： 1) 设置纸张大小 2) 设置栅格大小 3) 设置公制或英制 注意： 电气栅格应比捕捉栅格小点,2020年9月11日6时16分,放置元件： 元件放置前应按下Tab键设置元件属性 在含有数字ID对象放置时，它们的标识符会自动递增，对象所做的设置会自动作为该类型的默认设置，除非右图“Permanent”被选中,2020年9月11日6时16分,1)自动和手动连接的导线接点颜色 2)文件错误、警告颜色 设置：PreferenceSchematicCompiler,2020年9月11日6时16分,2020年9月11日6时16分,自动跨线形式设置：PreferenceSchematicGeneral显示Cross-Overs,选择是否让元件和导线保持电气连接而共同移动（选择“一直拖拉”）,2020年9月11日6时16分,Tip: 放置导线时，按Shift+Space快捷键可循环切换导线放置模式，有以下多种模式可选： 1) 90度 2) 45度 3) 任意角度 4) 自动连线 按下Space键可以在1与2之间或3与4之间切换,2020年9月11日6时16分,Tip: 移动对象时: 1) 按Space键旋转 2) X和Y实现镜像 3) Alt键限制移动沿水平或垂直方向 改变视野： 1)V+D 适合文件（A4） 2)V+F 适合所有器件,2020年9月11日6时16分,文档右下方system按键可快速调出各类信息,2020年9月11日6时16分,右侧Libraries按键可调出原件查找库，通过原件的英文缩写来查询元件,例： 电阻：res 电容：cap 二极管：diode 三极管：npn或pnp,2020年9月11日6时16分,Tip: 电阻：RES1，RES2，RES3，RES4；封装属性为axial系列，AXIAL0.3-AXIAL0.7其中0.4-0.7指电阻的长度(单位为英寸) 无极性电容：cap;封装属性为RAD-0.1到rad-0.4，瓷片电容：RAD0.1-RAD0.3，其中0.1-0.3指电容大小 电解电容：cap pol;封装属性为rb.2/.4到rb.5/1.0 电位器：pot1,pot2；封装属性为vr-1到vr-5 二极管：diode;封装属性为diode-0.4(小功率)diode-0.7(大功率)，其中0.4-0.7指二极管长短 三极管：NPN/PNP;常见的封装属性为to-18（普通三极管）to-22(大功率三极管)to-3(大功率达林顿管) 石英晶体振荡器：XTAL 数码管：dpy 集成块：DIP8-DIP40,其中指有多少脚，脚的就是DIP8,2020年9月11日6时16分,常用库名称： 1)基本电了元器件Devices.IntLib 2)连接插头类Connectors.IntLib,2020年9月11日6时16分,Tip: 每个元件的引脚连接的点都形成一个网络，电气相连的点形成一个共同的网络 连线上放置网络标记时应跟连线接触，光标变为红色十字准线 不同地方用同一网络标记代表电气相连 总线没有电气属性 端口放置主要用于电路文件之间的输入输出,2020年9月11日6时16分,创建原理图清单报告,2020年9月11日6时16分,三、建立PCB版图 用PCB向导创建一个新的PCB: Files(左下角)New from TemplatePCB Board Wizard,2020年9月11日6时16分,工程已经编译且原理图没有错误，可使用Updata PCB 产生工程变更命令（Engineering Chang Orders,ECOs）,然后生效并执行更改,2020年9月11日6时16分,PCB工作环境设置： 设置栅格、层及设计规则 右图可设置公制或英制、栅格及页面（A4）是否显示,2020年9月11日6时16分,Snape to Center 选中可确保拖拉元件时，光标设定为元件参考点,2020年9月11日6时16分,控制在底部相应的层是否需要显示: Design管理层设置板层设置,2020年9月11日6时16分,定义板层及共同对象的显示颜色 DesignBoard Layers&Colors,2020年9月11日6时16分,如果需要添加更多的层，用Layer Stack Manager添加: DesignLayer Stack Manager,2020年9月11日6时16分,设计规则可用规则向导或直接设置: 特别可调制导线宽度（width）及电气规则（Electrical）,2020年9月11日6时16分,在Width下可利用Query Builder 来定制布线自定义规则(例如单独设置电源和地线宽度),2020年9月11日6时16分,自动布线前注意做好保存 Auto RouteAll,2020年9月11日6时16分,多边形铺铜： PlacePolygon Pour 设置无需铺铜区域： polygon pour cut 分隔铺铜区域： Slice Polygon pour 设置隔离区（可另行删除）： Keep out,2020年9月11日6时16分,选择铺铜样式和是否接到某个网络（如地或电源）,2020年9月11日6时16分,Tip: fill填充:表示直接覆盖填充的区域，无论区域内是是否有焊盘还是过孔。 Polygon敷铜：表示对某一区域内的某一网络进行按照某一方式进行覆盖，对于不同的网络进行隔离。 fill:菜单栏-place-keepout-fill Polygon:菜单栏-place-Polygon pour-设置参数后即可,参数中一般要选择(锁定图元,去掉死铜),锁定图元主要是为了敷铜不影响已经布好的PCB. 对于已经画好的Polygon进行分隔：菜单栏-place-slice Polygon pour即可实现,2020年9月11日6时16分,检验PCB板设计： ToolsDesign rule CheckRun Design rule Check,2020年9月11日6时16分,报告输出(Reports)： Bill of Materials:为了制作板的需求而创建一个在不同格式下部件和零件的清单 Component Cross Reference Report:在设计好的原理图的基础上，创建一个组件的列表,2020年9月11日6时16分,四、自制封装 Tip： 自制SCH与PCB封装以独立的文件形式存放，重新加入库后才能使用 99SE的库或文件能被DXP直接打开，可用另存为的方式转换成DXP的文件,2020年9月11日6时16分,使用PCB封装向导快速建DIP封装,2020年9月11日6时16分,制作集成库 1) 制作原理图器件库*.SchLib 2) 制作PCB封装库*.PcbLib 3) 新建集成库*.LibPkg，并将以上两个文件加入编译并保存 Tip: 集成库属于一种工程文件,2020年9月11日6时16分,五、打印设置 设置纸张大小为A4，注意缩放模式Scale Print选择 设置：文件页面设置 1) Scale Mode 选择打印比例 2) Advanced 选择打印的层 3) Preview 进行预览,2020年9月11日6时16分,Tip: 可将不同的PCB设计图拷贝在一起后集中打印,2020年9月11日6时16分,2020年9月11日6时16分,印刷电路板的制作,2020年9月11日6时16分,一、打印设计好的印刷电路板图。 通过专业设计软件将线路层使用激光打印机打印在热转印纸的光滑面上。,激光打印机打印出图,2020年9月11日6时16分,将剪好的图纸贴于抛光好的覆铜板上，四周保留足够距离。一般为12cm,在图纸正上一面 用高温纸胶贴好固定。,2020年9月11日6时16分,二、通过热转印机把图转印到敷铜板上,热转印机,2020年9月11日6时16分,通过热转印机转印。转印温度为：175，重复转印次数为：23次,转印完毕后，将表面的转印纸撕去就完成了图形转印过程,