第6章总线结构PPT课件

总 线 结 构第 章第6章总 线 结 构6.1总线的基本概念总线的基本概念6.2总线仲裁和总线通信总线仲裁和总线通信6.3总线举例总线举例本章小结本章小结习题习题6总 线 结 构第 章 6.1总线的基本概念总线的基本概念总线是构成计算机系统的互连机构互连机构，是多个系统功能部件之间进行数据传送的公共通路数据传送的公共通路。总线不仅仅是一组传输线，它还包括一套管理信息传输的规则（协议）一套管理信息传输的规则（协议）。在计算机系统中，总线可以看成一个具有独立功能的组成部件。总 线 结 构第 章6.1.1总线的特性总线的特性 为了充分发挥总线的作用，每个总线标准都必须有具体和明确的规范说明。规范说明通常包括如下几个方面的技术规范或特性：（1）物理特性。物理连接方式、连线的类型、连线的数量、接插件的形状和尺寸、引脚线的排列方式等。根据连线的类型，计算机系统的总线可分为电缆式、主板式和背板式。电缆式总线通常采用扁平电缆连接电路板；主板式总线通常在主机板上采用插槽方式供电路板插入；背板式总线则在机箱中设置一个插槽板，其他功能模块或设备电路板都以插板的方式插入背板。总 线 结 构第 章（2）功能特性。总线的功能特性包括总线的功能层次、资源类型、信息传递类型、信息传递方式和控制方式、总线中每一根线的功能等。例如地址总线的宽度指明了总线能够直接访问存储器的地址空间范围；数据总线的宽度指明了访问一次存储器或外设时能够交换数据的位数；控制总线包括CPU发出的各种控制命令（如存储器读/写、I/O读/写等），请求信号与仲裁信号、中断信号等。总 线 结 构第 章（3）电气特性。总线的电气特性定义每一根线上信号的传递方向及有效电平范围。信号的电平指TTL电平、CMOS电平等。总线中有采用5 V标准的，有采用3.3 V标准的，还有采用1.5 V标准的，甚至0.8 V标准的。从允许的数据传输方向来看，总线可以有单向传输单向传输（单工）总线和双向传输双向传输（双工）总线两种。双向传输的总线又可分为半双工半双工的和全双工全双工的。单向总线只能将信息从总线的一端传输到另一端，不能反向传输。半双工总线可以在两个方向上轮流传输信息，全双工总线可在两个方向上同时传输信息。总线中的单向信号线有输入信号线、输入信号线、输出信号输出信号线之分。总 线 结 构第 章在单处理机总线中，一般规定送入CPU的信号为输入信号，从CPU发出的信号为输出信号。这种总线中的地址线一般为输出信号线，数据线为双向信号线，控制信号线有输入信号线，也有输出信号线。（4）时间特性。时间特性定义了每根线在什么时间有效。只有规定了总线上各信号有效的时序关系，CPU才能正确无误地使用。总 线 结 构第 章6.1.2总线的标准化总线的标准化相同的指令系统，相同的功能，不同厂家生产的各功能部件在实现方法上几乎没有相同的，但各厂家生产的相同功能部件却可以互换使用，其原因在于它们都遵守了相同的系统总线的要求，这就是系统总线的标准化问题。总 线 结 构第 章总线标准是指芯片之间、总线标准是指芯片之间、插板之间及系统之间，插板之间及系统之间，通过总通过总线进行连接和传输信息时，线进行连接和传输信息时，应遵守的一些协议与规范，应遵守的一些协议与规范，包括包括硬件和软件两个方面硬件和软件两个方面，如总线工作时钟频率、总线信号线定义、总线系统结构、总线仲裁机构与配置机构、电气规范、机械规范和实施总线协议的驱动与管理程序。平时我们所说的总线，实际上指的是总线标准总线标准。不同的标准，不同的标准，就形成了不就形成了不同类型和同一类型不同版本的总线同类型和同一类型不同版本的总线。比较常用的总线标准有ISA总线、EISA总线、VESA总线、PCI总线。总 线 结 构第 章 总线标准的产生通常有两种途径：一是某计算机制造厂家（或公司）或集团在研制本公司的微机系统时所采用的一种总线，由于其性能优越，得到用户普遍接受，逐渐形成一种被业界广泛支持和承认的事实上的总线标准，典型的例子如ISA总线；二是在国际标准组织或机构主持下开发和制定的总线标准，公布后由厂家和用户使用，例如PCI Express总线。随着微处理器技术的发展，总线技术和总线标准也在不断发展和完善，原先的一些总线标准已经或正在被淘汰，新的性能优越的总线标准及技术也在不断产生。总 线 结 构第 章6.1.3总线的分类总线的分类 按总线相对于CPU的位置可将总线分为内部总线内部总线（internal bus）和外部总线外部总线（external bus）两种。在CPU内部，各寄存器之间和算术逻辑部件ALU与控制部件之间传输数据所用的总线称为内部总线内部总线；而外部总线是指CPU与内存和输入/输出设备接口之间进行通信的通路。由于CPU通过总线实现取指令和与内存/外设的数据交换，在CPU与外设一定的情况下，总线速度是制约计算机整体性能的主要因素。总 线 结 构第 章计算机的外部总线按其功用来划分主要有局部总线局部总线、系系统总线统总线、通信总线通信总线三种类型。1、局部总线是在传统的ISA总线和CPU总线之间增加的一级总线或管理层，它的出现是由于电脑软硬件功能的不断发展，系统原有的ISA/EISA等已远远不能适应系统高传输能力的要求，而成为整个系统的主要瓶颈。局部总线主要可分为三种：专用局部总线、VL总线（VESA Local Bus）和PCI总线（Peripheral Component Interconnect）。而2、系统总线是电脑系统内部各部件（插板）之间进行连接和传输信息的一组信号线，例如ISA、EISA、MCA、AGP等。3、通信总线是系统之间或微机系统与设备之间进行通信的一组信号线。总 线 结 构第 章按总线功能来划分可分为地址总线、数据总线、控制总线三类。我们通常所说的总线都包括上述三个组成部分，地址总线（ABUS）用来传送地址信息，数据总线（DBUS）用来传送数据信息，控制总线（CBUS）用来传送各种控制信号。例如ISA总线共有98条线（即ISA插槽有98个引脚），其中数据线有16条（构成数据总线），地址线有24条（构成地址总线），其余为控制信号线（构成控制总线）、接地线和电源接地线和电源线线。地址线和数据线可以复用可以复用，例如在PCI总线中，地址线和数据线就是分时复用的。总 线 结 构第 章 按总线在微机系统中的位置可分为机内总线机内总线和机外总线机外总线（peripheral bus）两种。我们上边所说的总线都是机内总线，而机外总线顾名思义是指与外部设备接口相连的，实际上是一种外设的接口标准外设的接口标准。如目前电脑上使用的接口标准IDE、SCSI、SATA、USB和IEEE 1394等，前三种主要是与硬盘、光驱等设备接口相连，后面两种新型外部总线可以用来连接多种外部设备。总 线 结 构第 章按数据在总线中传送的位数划分，可将总线分为串行总串行总线线和并行总线并行总线。数据的各位能同时传送的总线称为并行总线；数据需要逐位依次传送的总线称为串行总线。到目前为止，内部总线几乎都是并行的内部总线几乎都是并行的，例如ISA、EISA、MCA、VESA、PCI、AGP等；而外部总线有并行和串行之分，例如USB、IEEE1394等就是采用串行传输的串行传输的。也有并行与串行相结合的总线，即数据分成几部分，每一部分的各位并行传送，而各个部分依次传送。按信息传送的方向，总线可分为单向总线和双向总线。例如，传送地址信息的总线多为单向总线，而传送数据的总线多为双向总线。总 线 结 构第 章6.1.4总线的性能总线的性能总线的性能指标有多个方面，它们从不同侧面体现总线的优劣。（1）总线宽度：总线中数据总线的数量数据总线的数量，用bit（位）表示，总线宽度有8位、16位、32位、64位等。显然，总线的数据传输量与总线宽度成正比。总线宽度越大，其数据传输量也越高。但是带来的问题是总线设计复杂度增加，硬件成本增加以及使用难度上升，而且在实际工程实现上也会带来一些麻烦。总 线 结 构第 章（2）总线时钟：总线中各种信号的定时基准定时基准。一般来说，总线时钟频率越高，其单位时间内的数据传输量越大，但二者不完全是比例关系。随着技术的不断进步，总线时钟也在快速地发生变化。例如ISA总线时钟为8 MHz，到了PCI局部总线，其时钟为33/66 MHz。（3）最大数据传输速率最大数据传输速率：在总线中每秒钟传输的最大字节量，用MBs表示，即每秒多少兆字节。在现代微机中，一般可做到一个总线时钟周期完成一次数据传输，因此总线的最大数据传输速率为总线宽度除以8（每次传输的字节数）再乘以总线时钟频率。总 线 结 构第 章 例如，PCI总线的宽度为32位，总线时钟频率取33 MHz，则最大数据传输速率为132 MBs。而像PCI Express总线采用16通道时，其最大数据传输速率（编码方式）可以达到10 GBs。但有些总线采用了一些新技术（如在时钟脉冲的上边沿和下边沿都选通数据等），使最大数据传输速率比上面的计算结果还要高。总线是用来传输数据信息的，所采取的各项提高性能的措施最终都要反映在传输速率上，所以在诸多的指标中最大数据传输速率是最重要的。最大数据传输速率有时被说成带最大数据传输速率有时被说成带宽宽（bandwidth）。总 线 结 构第 章提高时钟频率能够提高总线带宽，提高数据总线的宽度也可以提高总线带宽。可以通过下列公式计算总线带宽：总线带宽=（总线宽度/8位）总线频率 （6.1）例例6.1如果一个总线时钟周期中并行传送64位数据，总线时钟频率为66 MHz，则其总线带宽是多少?解解：设总线带宽为Dr，64位=8B(B表示字节)，则Dr为 Dr=8B661000000/s=528 MB/s即总线带宽为528 MB/s。总 线 结 构第 章（4）信号线数：总线中信号线的总数，包括数据总线、地址总线和控制总线。信号线数与性能不成正比，但反映了总线的复杂程度。（5）负载能力：总线中信号线带负载的能力。该能力强表明可接的总线板卡可多一些。当然，不同的板卡对总线的负载是不一样的，所接板卡负载的总和不应超过总线的最大负载能力。总 线 结 构第 章（6）同步方式：有同步或异步之分。在同步方式下，总线上主模块与从模块进行一次传输所需的时间（即传输周期或总线周期）是固定的，并严格按系统时钟来统一定时主、系统时钟来统一定时主、从模块之间的传输操作从模块之间的传输操作，只要总线上的设备都是高速的，总线的带宽便可允许很宽。在异步方式下，采用应答式传输应答式传输技术，允许从模块自行调整响应时间，即传输周期是可以改变的，故总线带宽减少。总 线 结 构第 章（7）总线复用：数据线和地址线是否共用数据线和地址线是否共用。若地址线和数据线共用一条物理线，即某一时刻该线上传输的是地址信号，而另一时刻传输的是数据或总线命令，这种一条线作多种用途的技术，叫做多路复用多路复用。若地址线和数据线是物理上分开的，就属非多路复用。采用多路复用，可以减少总线的数目。（8）总线控制方式：包括传输方式（猝发方式）、并发工作、设备自动配置、中断分配及仲裁方式等。（9）其他指标：电源电压等级是5 V还是3.3 V，能否扩展64位宽度等。总 线 结 构第 章6.1.5单机系统的总线结构单机系统的总线结构根据连接方式的不同，单机系统中采用的总线结构有两种基本类型：1、单总线结构2、多总线结构。总 线 结 构第 章1.单总线结构单总线结构 在许多单处理器的计算机中，使用一条单一的系统总线来连接CPU、主存和I/O设备，叫做单总线结构，如图6.1所示。在单总线结构中，要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。否则，当一条总线由多种功能部件共用时，可能导致很大的时间延迟。总 线 结 构第 章图6.1单总线结构总 线 结 构第 章2 多总线结构多总线结构 单总线系统中，由于所有的高速设备和低速设备都挂在同一个总线上，且总线只能分时工作，即某一时间只能允许一对设备之间传输数据，因此信息传输的效率和吞吐量受到极大限制。图6.2给出了双总线结构的例子，这种结构保持了单总线系统简单、易于扩充的优点，但又在CPU和主存之间专门设置了一组高速的存储总线，使CPU可通过专用总线与存储器交换信息，并减轻了系统总线的负担，同时主存仍可通过系统总线与外设之间实现DMA操作，而不必经过CPU。当然这种双总线系统是以增加硬件为代价的。总 线 结 构第 章图6.2双总线结构总 线 结 构第 章图6.3给出了三总线结构的例子。图中，存储总线用于主存与CPU之间的信息传输，在DMA方式中，外设与存储器间直接交换数据而不经过CPU，从而减轻了CPU对数据输入/输出的控制，而“通道”方式进一步提高了CPU的效率。通道实际上是一台具有特殊功能的处理器，又称为IOP（I/O处理器），它分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送。显然，由于增加了IOP，整个系统的效率大大提高，然这是以增加更多的硬件为代价换来的。总 线 结 构第 章图6.3三总线结构总 线 结 构第 章图6.4给出了多总线结构的实例。处理器（包括Cache）与主存可以通过HOST总线实现高速传输，与其他PCI设备，例如LAN、图形适配器等可以通过HOST桥连接PCI总线，从而完成信息传输。低速设备，例如串口可以通过LAGACY总线桥与CPU通信。采用多总线结构可使高速、中速、低速设备连接到不同总线上同时进行工作，以提高总线的效率和吞吐量，而且处理器结构的变化不影响PCI总线。总 线 结 构第 章图6.4多总线结构实例总 线 结 构第 章6.2 总线仲裁和总线通信总线仲裁和总线通信6.2.1总线仲裁总线仲裁 连接到总线上的功能模块有主动和被动主动和被动两种形态。如CPU模块，在不同的时间它可以用作主方，也可以用作从方；而存储模块只能用作从方。主方可以启动一个总线周期，而从方只能响应主方的请求。每次的总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。总 线 结 构第 章除CPU模块外，I/O功能模块也可以提出总线请求功能模块也可以提出总线请求。为了解决多个主设备同时竞争总线控制权的问题，应该配置总线仲裁部件，它以某种方式选择其中一个主设备作为总线的下一次主方。对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。例如，在多处理器系统中对各CPU模块的总线请求采用公平策略来处理，而对I/O模块的总线请求则采用优先级策略。按照总线仲裁电路位置的不同，仲裁方式分为集中式仲裁和分布式仲裁两类。总 线 结 构第 章1.集中式仲裁集中式仲裁 集中式仲裁中每个功能模块有两条线连到总线仲裁器：一条是送往仲裁器的总线请求信号线BR，一条是仲裁器送出的总线授权信号线BG。集中式仲裁有下列三种仲裁方式。1）链式查询方式链式查询方式原理如图6.5所示，BS、BR和BG分别表示与总线仲裁器连接的总线忙信号线、总线请求信号线和总线授权信号线。BS为“1”表示总线正被某外设使用，BR为“1”表示至少有一个外设正在提出总线请求，BG为“1”表示总线仲裁器对提出的总线请求给予总线响应。总 线 结 构第 章图6.5链式查询方式总 线 结 构第 章当高优先级的外设获得总线控制权后，撤消该设备的总线请求，同时置“1”BS线，表示当前总线处于忙状态。只有当该设备放弃总线控制权后，才将该设备发往BS线的信号清为“0”。链式查询方式的主要特点是，总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口，若BG到达的接口无总线请求，则继续往下查询；若BG到达的接口有总线请求，BG信号便不再往下查询，此时该I/O接口获得总线控制权。总 线 结 构第 章2）计数器定时查询方式 计数器定时查询方式原理如图6.6所示。总线上的任一设备要求使用总线时，通过BR线发出总线请求。总线仲裁器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备地址相一致时，该设备置“1”BS线，从而获得总线使用权，此时中止计数查询。总 线 结 构第 章图6.6计数器定时查询方式总 线 结 构第 章每次计数可以从“0”开始，也可以从中止点开始。如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的顺序是固定的。如果从中止点开始，则每个设备使用总线的优先级相等。计数器的初值也可用程序来设置，这可以方便地改变优先次序，但这种灵活性是以增加线数为代价的。3）独立请求方式 每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi。当设备要求使用总线时，便发出该设备的请求信号，如图6.7所示。总线仲裁器中的排队电路决定首先响应哪个设备的请求，给设备以授权信号BGi。总 线 结 构第 章图6.7独立请求方式总 线 结 构第 章独立请求方式的优点是响应时间短，确定优先响应的设备所花费的时间少，用不着一个设备接一个设备地查询；其次，对优先次序的控制相当灵活，可以预先固定也可以通过程序来改变优先次序，还可以用屏蔽（禁止）某个请求的办法来拒绝来自无效设备的请求。该方式的缺点是由于每个设备都有独立的请求和应答信号线，当设备比较多时，信号线的数量将大大增加，这不但提高了硬件设计的成本，而且增加了系统设备扩展的难度。总 线 结 构第 章2.分布式仲裁分布式仲裁分布式仲裁不需要集中的总线仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们惟一的仲裁号发送到共享的仲裁总线上，每个仲裁器将从仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础的。其原理如图6.8所示。总 线 结 构第 章图6.8分布式仲裁总 线 结 构第 章与集中式仲裁相比，分布式仲裁的优点是线路可靠性高，不会因为某个总线主设备的仲裁电路故障而导致系统不能够工作。但是，系统往往需要进行超时判断，以确定总线主设备是否还在正常工作。另外，使用分布式仲裁时，设备扩展灵活性较大。但是，由于每个总线主设备需要在其接口电路中包含仲裁电路，这将导致设备设计的复杂性加大。例例6.2试画出链式查询方式的优先级裁决逻辑电路。解解：链式查询方式的优先级裁决逻辑电路如图6.9所示。总 线 结 构第 章图6.9链式查询电路(a)总线仲裁部件逻辑结构图；(b)第i个设备接口内部的链式查询电路逻辑结构图总 线 结 构第 章信号定义说明：BS：送往总线仲裁部件的总线忙信号，高电平有效；BR：送往总线仲裁部件的总线请求信号，高电平有效；BG0：总线仲裁部件发往设备接口0的总线授权信号，高电平有效；BSi和BRi分别表示第i个设备接口发出的总线忙信号和总线请求信号，高电平有效；BGi和BGi+1分别表示传入第i个设备接口的总线授权信号和第i个设备接口传往第i+1个设备接口的总线授权信号，高电平有效。若BGi无效，则必须置BGi+1无效。总 线 结 构第 章工作过程：总线空闲时，BS、BR和BG0都无效；任何部件可通过置BRi=1发出总线请求；当BR=1且BS=0时，总线仲裁部件使BG0=1，开始从第0个设备接口向第n个设备接口方向逐个查询，看是哪一个设备接口提出的总线请求；若第i个设备接口未提出总线请求而收到BGi=1，则置BGi+1=1，继续查询第i+1个设备接口；总 线 结 构第 章 若某个设备接口发出申请，则在BRi=1、BS=0和BGi=1三者同时满足的情况下，该设备接管总线控制权，同时使BGi+1=0，以禁止低优先级的申请者接管总线控制权；提出总线请求的设备占用总线后，通过置BSi=1使BS=1，以禁止总线仲裁部件发出BG0=1；使用完总线后，通过置BSi=0使BS=0，归还总线控制权。总 线 结 构第 章6.2.2总线通信总线通信 总线最基本的任务就是传输数据，这里的数据包括程序指令、运算处理的数据、控制命令、状态字等。通信双方分为主设备和从设备。主设备方拥有控制总线的能力，例如CPU、DMA等；而从设备方则没有控制总线的能力，但它可对总线传来的地址信号进行地址译码，并且接受和执行主设备方的命令。主从双方通过选定的通信方式和握手方式来完成数据传输。总 线 结 构第 章1.总线传输数据的方式总线传输数据的方式 在计算机系统中，总线传输数据的方式主要有串行方式、并行方式和复合方式。但是出于速度和效率上的考虑，系统总线上传送的信息多采用并行传送方式或复合方式。1）串行方式串行方式是指数据的传输在一条线路上按位位进行。在计算机中普遍使用串行的通信线路连接慢速的外围设备，如终端、鼠标器和调制解调器等，典型的串行通信标准如RS-232C、RS-485等。近年出现的中高速串行总线可连接各种类型的外围设备，可传输多媒体信息，例如连接外设的标准USB、IEEE1394等。总 线 结 构第 章串行传输只需一条数据传输线一条数据传输线，线路的成本低，适合于长距离的数据传输。在串行传输时，被传输的数据需要在发送设备中进行并行到串行的变换，而在接收设备中又需要进行串行到并行的变换。串行总线是一种信息传输信道。在信息传输信道中，携带数据信息的信号单元叫码元，每秒钟通过信道传输的码元数称为码元传输速率，简称波特率波特率。波特率是传输通道频宽的指标。波特率的倒数称为码元时间，波特率的倒数称为码元时间，又称为位时间又称为位时间，即传输一位码元所需要的时间。比特率比特率表示有效数据的传输速率有效数据的传输速率。总 线 结 构第 章 波特率和比特率是不同的，波特率是传输线路上信号信号的传输速率，而比特率是信息信息传输的速率。波特率和比特率之间有一定的对应关系，这种对应关系来源于两个因素：一是通过编码消除数据冗余，以提高通信效率的措施；另一个因素是按一定规则增加一定的同步信息代码和冗余代码，以降低传输的误码率的措施。串行总线由于线数少，接口结构简单，高速传输时线间干扰低，目前，计算机系统中，与外设的连接大多采用串行总线。这种情况在微机系统中更加广泛，如硬盘采用SATA接口，其他外设标准接口采用USB、IEEE1394等。总 线 结 构第 章2）并行方式用并行方式传输二进制信息时，每个数据位都需要单独一条传输线。在并行传输方式中，所有的数据位同时进行传输。在采用并行传输方式的总线中，除了有传输数据的线路外，还可以具有传输地址传输地址和控制信号控制信号的线路。地址线用于选择存储单元和设备，控制线用于传递操作信号。为了传输各种不同的控制信号，在并行传输方式中可为每个控制信号专门设置一条信号线。所以并行数据传输比串行数据传输快得多，但需要很多信号线。总 线 结 构第 章3）复合方式复合方式又称为总线复用的传输方式，它使不同的信号在同一条信号线上传输，其设计目标是用较少的线数实现较高的传输速率。复合方式通常采用的方法是信号分时传输信号分时传输的方法，即不同的信号在不同的时间片中轮流地向总线的同一条信号线上发送。它与并/串行传输的区别在于分时地传输同一数据源的不同信息。总 线 结 构第 章 例如，某些CPU向存储器传输地址和数据时，不是将数据线和地址线分开，而是在同一组线路上用分时的方法传输数据和地址信息。由于传输线上既要传输地址信息，又要传输数据信息，因此，必须划分时间，以便在不同的时间片中完成地址和数据的传输。复合传输可提高总线的利用率，减少总线的线路数量，从而降低总线的成本。但这种传输方式对总线操作的速度会有影响。例如，PCI总线的地址和数据就是采用同一组线路，通过分时复用的方式来传输地址和数据信息的。总 线 结 构第 章2.总线传输过程总线传输过程 总线的一次信息传输过程，大致可分为如下几个阶段：总线申请阶段、寻址（目的地址）阶段、传输阶段、状态返回（即结束）阶段。申请阶段：当系统总线上有多个主设备时，需要使用总线的主设备要提出申请，由总线仲裁机构确定把下一个传输周期的总线使用权授权给那个设备。寻址阶段：取得总线使用权的主设备通过总线发出本次打算访问的从设备的存储器地址或I/O端口地址及有关命令，使参与本次传输的从设备开始启动。总 线 结 构第 章传输阶段：主设备和从设备之间进行数据传输，数据由源模块发出，经数据总线流入目的模块。结束阶段：主从设备的相关信息从系统总线撤除，让出总线。3.总线数据传输的握手方式总线数据传输的握手方式 在主设备和从设备之间的传输过程中，为了同步主方、从方的操作，必须制订定时协议定时协议，也称为握手方式握手方式。所谓定时，是指事件出现在总线上的时序关系指事件出现在总线上的时序关系。在数据传输过程中，常用的定时方式主要有同步方式、异步方式、半同步方式和分离方式。总 线 结 构第 章1）同步方式在同步定时协议中，事件出现在总线上的时刻由总线时总线时钟信号钟信号来确定。由于采用了公共时钟，每个功能模块什么时候发送或接收信息都由统一时钟规定，因此，同步定时具有较高的传输频率。例如早期微机系统使用的ISA总线、现代微机使用的PCI局部总线都属于同步总线。同步握手方式简单，全部系统设备由单一时钟信号控制由单一时钟信号控制，便于电路设计。另外，由于主从双方之间不允许有等待，故完成一次传输的时间较短，适合高速运行的需要。同步定时适用于总线长度较短、总线长度较短、各功能模块存取时间比较接近的情况各功能模块存取时间比较接近的情况。总 线 结 构第 章图6.10给出了读数据的同步时序的例子。图中，所有事件都出现在时钟信号的前沿，大多数事件只占据单一时钟周期。在读周期，CPU首先发出启动信号，将存储器地址送到地址线上；第二个时钟周期发出读命令；经一个时钟周期延迟后，存储器将数据和应答信号送到总线上，被CPU读取。由于总线上的各种设备都按同一时钟工作，因此只能按最慢的设备来确定总线的频宽或总线周期的长短。所以同步总线的主要缺点是不能适应高速设备和低速设备在同一系统缺点是不能适应高速设备和低速设备在同一系统中使用的情况中使用的情况，否则高速设备必须迁就低速设备的速度来运行，使系统性能降低。总 线 结 构第 章图6.10同步总线操作时序总 线 结 构第 章2）异步方式 在异步定时协议中，采用“应答式应答式”传输（也称为握手方式），用请求（REQ，Request）和应答（ACK，Acknowledge）信号来协调传输过程而不依赖系统时钟信号不依赖系统时钟信号，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上。在这种系统中，不需要统一的公共时钟信号，可以根据设备的速度自动调整响应时间，因此，高速设备可以高速传输，低速设备可以低速传输，连接任何类型的设备都不需要考虑该设备的速度，从而避免了同步方式传输的缺点。在异步定时方式中，总线周期的长度是可变的。总 线 结 构第 章根据应答信号（即请求和回答信号）的建立和撤消是否相互依赖的关系，异步方式又分为非互锁方式非互锁方式、半互锁方式半互锁方式和全互锁全互锁方式三种，如图6.11所示。（1）非互锁方式:主设备发出请求信号，不等待从设备的应答信号，而是经过一段时间，确认从设备已收到请求信号后，便撤消其请求信号；从设备接到请求信号后，在条件允许时发出应答信号，并且经过一段时间，确认主设备已收到应答信号后，自动撤消应答信号。即通信双方并无互锁关系。总 线 结 构第 章图6.11异步方式中请求与应答的互锁总 线 结 构第 章（2）半互锁方式：主设备发出请求信号，待接到从设备的应答信号后，再撤消其请求信号；而从设备发出应答信号后，不等待主设备应答，在经过一段时间，自动撤消应答信号。即通信双方也无互锁关系。（3）全互锁方式：主设备发出请求信号，待接到从设备的应答信号后，再撤消其请求信号；而从设备发出应答信号后，等待主设备获取应答信号后，再撤消其应答信号。由此可见，在全互锁异步方式中，通信双方的动作是一环扣一环，只有前一个动作完全结束并有回答确认后才开始下一个动作，即应答信号的建立和撤消完全互相依赖。总 线 结 构第 章高的可靠性，适用于那些工作速度差异较大的设备（部件）间的通信，对总线长度也没有严格的要求。这种方式在实际中得到了广泛的应用。异步方式的缺点是不管从设备的速度，每完成一次传输，主从设备之间的互锁控制信号都要经过4个步骤：请求、响应、撤消请求、撤消响应，其传输延迟是同步方式的两倍传输延迟是同步方式的两倍。因此，异步方式比同步方式要慢，总线传输周期要长。总 线 结 构第 章3）半同步方式 此方式是前述两种方式的折中。从总体上看，它是一个同步系统，它仍用系统时钟来定时，利用某一脉冲的前沿或后沿判断某一信号的状态，或控制某一信号的产生或消失，使传输操作与时钟同步。但是，它又不像同步方式那样传输周期固定，对于慢速的从设备，其传输周期可延长至时钟脉冲周期的整数倍。其方法是增加一信号（WAIT或READY）。WAIT信号有效时，表示从设备未准备好。总 线 结 构第 章系统用一适当的状态时钟沿检测WAIT信号，若有效，系统自动将传输周期延长一个时钟周期，强制主设备等待。对此状态时钟的下一个时钟继续进行检测，直到检测到WAIT信号无效，才不再延长传输周期，这又像异步方式那样，传输周期视从设备的速度而异。允许不同速度的设备彼此协调地一起工作，但这个WAIT信号不是互锁的，只是单方向的状态传递，这是半同步方式与异步方式的不同之处。总 线 结 构第 章半同步方式对能按规定时刻，一步步完成地址、命令和数据传输的从设备，完全按同步方式对待，而对不能按规定时刻传输地址、命令和数据的慢速设备，则使用WAIT信号，强制主设备延迟等待若干个时钟周期。它适用于系统工作速度不高，且包含了多种速度差异较大的设备的系统。4）分离方式 在前述3种方式中，从主设备发出地址和读/写命令开始，直到数据传输结束，整个传输周期中，系统总线完全由主设备和从设备占用。实际上在主设备通过总线向从设备发送了地址和命令之后，到从设备通过数据总线向主设备提供数据之间的时间间隔，是从设备执行读/写命令的时间，在这段时间内，系统总线上并没有实质性的信息传输，是空闲的。总 线 结 构第 章为了充分利用这段总线空闲时间，将一个周期分解成两个分离的子周期。在第一个子周期，主设备发送地址和命令及有关信息，经总线传输，由有关从设备接收下来后，立即和总线断开，以供其他设备使用。待选中的从设备准备好数据后，启动第二个子周期，由该设备申请总线，获准后，将数据发向原要求数据的设备，由该设备接收。两个子周期均按同步方式传输，在占用总线时刻，高速进行信息传输。这样，可以把两个独立子周期之间的空闲时间给系统中其他主设备使用，从而大大提高了总线的利用率，使系统的整体性能增强，尤其对多处理器系统更加有利。总 线 结 构第 章这种方式的特点表现在四方面：一是各设备欲占用总线使用权都必须提出申请；二是在得到总线使用权后，主设备在限定的时间内向对方传输信息，采用同步方式传输，不再等待对方的回答信号；三是各设备在准备数据传输的过程中，都不占用总线，使总线可接受其他设备的请求；四是总线被占用时都在做有效工作，或者通过它发命令，或者通过它传输数据，不存在空闲等待时间，最充分地发挥了总线的使用效率。总 线 结 构第 章例例6.3某CPU采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维总线控制结构。每一对请求线BRi和授权线BGi组成一对菊花链查询电路。每一根请求线可以被若干个传输速率接近的设备共享。当这些设备要求传送时通过BRi线向仲裁器发出请求，对应的BGi线则串行查询每个设备，从而确定哪个设备享有总线控制权。请分析说明图6.12所示的总线仲裁时序图。总 线 结 构第 章图6.12总线仲裁时序图总 线 结 构第 章解解：从时序图看出，该总线采用异步定时协议。当某个设备请求使用总线时，在该设备所属的请求线上发出申请信号BRi（见图中（1）。CPU按优先原则同意后给出授权信号BGi作为回答（见图中（2）。BGi链式查询各设备，并上升从设备回答信号SACK证实已收到BGi信号（见图中（3），同时撤消该设备的总线请求。CPU接到SACK信号后下降BGi作为回答（见图中（4）。总 线 结 构第 章在总线“忙”标志BBSY为“0”情况下该设备上升BBSY，表示该设备获得了总线控制权，成为控制总线的主设备（见图中（5）。在设备用完总线后，下降BBSY和SACK（见图中（6），释放总线。在上述选择主设备过程中，可能现行的主从设备正在进行传送，此时需等待现行传送结束，即现行主设备下降BBSY信号后（见图中（7），新的主设备才能上升BBSY，获得总线控制权。