以太网MII接口类型简介1互联网

目 录1概述62MII63RMII124SMII145SSMII156SSSMII（S3MII）167GMII188RGMII209SGMII2210TBI2311RTBI24表目录表1 MII接口信号列表6表2 RMII信号列表13表3 SMII接口信号描述14表4 SSMII接口列表16表5 SSSMII接口列表17表6 GMII接口描述18表7 RGMII接口列表21表8 RGMII接口列表22表9 TBI接口列表23表10 RTBI接口列表24以太网MII接口类型简介关键词：以太网、MII、GMII、SMII摘 要：本文档对RMII、SMII、SSMII、S3MII、GMII、RGMII、SGMII、TBI、RTBI等多种以太网的MAC与PHY层之间的媒介无关接口（MII）做了简要的介绍。缩略语清单：缩略语英文全名中文解释MIIMedia Independent Interface媒介无关接口RMIIreduced MII简化媒介无关接口SMIIserial MII串行媒介无关接口SSMIIserial sync MII串行同步媒介无关接口S3MIISOURCE SYNCHRONOUS SMII (SSSMII) INTERFACE源同步SMII接口GMIIGigabit Media Independent Interface千兆以太网媒体无关接口RGMIIReduced GMII简化千兆以太网媒介无关接口SGMIISerial GMII串行千兆以太网媒介无关接口TBITen bit interface十比特接口RTBIReduced TBI简化十比特接口 1 概述随着宽带数据业务的飞速普及，数据产品的端口速率及端口密度也大大提升，于是以太网的MAC与PHY层之间的媒介无关接口（MII）也在不断简化，推陈出新，多种多样，基于此，本文简要介绍了以太网的PHY与MAC层之间的各种接口特征，包括RMII、SMII、SSMII、S3MII、GMII、RGMII、SGMII、TBI、RTBI等多种以太网接口。2 MIIMII接口兼容10/100M以太网，由于占用管脚数太多，主要应用早期的设备接口中，在一般的高密度（8口）端口PHY以及MAC/switch 芯片中已经很少使用。MII接口用4根数据线来传送数据，在传送100M数据时，时钟为25M，而在传送10M数据时，时钟降低到2.5M，这样实现了10M/100M的兼容。图1 MII接口信号表1 MII接口信号列表信号I/O（以MAC侧为主）电平描述备注TX_CLKILVTTL发送时钟，100Mbps时为25MHz，10Mbps时为2.5MHzTX_EROLVTTL发送错误，指示发送的数据是错误的phy可以将其丢弃TX_ENOLVTTL发送使能，表示当该信号有效时发送的数据是有效的TX_D3:0OLVTTL发送数据RX_CLKILVTTL接收时钟，100Mbps时为25MHz，10Mbps时为2.5MHzRX_ERILVTTL接收错误，指示发送的数据是错误的phy可以将其丢弃RX_DVILVTTL接收数据有效RXD3:0ILVTTL接收数据CRSILVTTL载体检测COLILVTTL冲突检测MII时序关系如下所示在：u MII 100BASE-T时序关系：u MII 10BASE-T时序关系：注：以上时序图均为参考BCM5221（PHY）芯片资料3 RMIIRMII(reduced MII)接口收发的数据位宽为2bit，因此管脚数目大为减少，在高密端口PHY中应用较多，但是由于其是MAC和PHY共用一个参考时钟CLKREF，接口之间的距离不能太远。在100M以太网速率时，信号接受端芯片在每个时钟周期都要采样一次TXD1:0上的数据。在10M速率时，发送方向：PHY侧每隔10个时钟周期采样一次TXD1:0上的数据，而MAC层发送的每个数据会在TXD1:0上保留10个时钟周期。接收方向：MAC层每隔10个时钟周期采样一次RXD1:0上的数据，而PHY侧接收的每个数据会在RXD1:0上保留10个时钟周期。图2 RMII接口信号表2 RMII信号列表信号I/O（以MAC侧为主）电平描述备注REFCLKOLVTTL参考时钟，100Mbps时为50MHz，10Mbps时为5MHzTX_ENOLVTTL发送使能，表示当该信号有效时发送的数据是有效的TX_D1:0OLVTTL发送数据CRS_DVILVTTL接收数据有效及载体检测RXD1:0ILVTTL接收数据RX_ERILVTTL接收错误，指示发送的数据是错误的phy可以将其丢弃RMII时序关系如下所示：注：以上时序图均为参考BCM5221（PHY）芯片资料4 SMIISMII(serial MII)接口是由Cisco公司提出的，通过加大时钟的采样频率，时钟由2.5MHz/25MHz变为125MHz，减少了MII接口的负载度，减少了芯片引脚。它的收发数据位宽为1bit，另外还有参考时钟和同步信号，相对于RMII管脚更少，但依然是MAC和PHY共用一个参考时钟，接口之间的距离不能太远；由于无论十发送还是接收数据同步信号和时钟只有一个，这对布线要求严格，要求4个信号间的延时不能太大。SYNC是数据收发的同步信号，每10个时钟周期置1次高电平，指示同步。TXD和RXD上收发的数据和控制信息，每10个比特一组，以SYNC为高电平来指示一组数据的开始。 在SYNC变高后的10个时钟周期内连续传送一组（10bit）数据。TXD上依次输出TX_ER、TX_EN、TXD0:7。RXD上依次输出CRS、RX_DV、RXD0:7，其中RXD0:7的含义则与RX_DV有关，当RX_DV为有效时（为高时），RXD0:7 上为物理层接收的数据，当RX_DV为无效时（为低时），RXD0:7上的数据反映的是物理层状态的信息。在100M以太网速率时，数据线上每一组的内容都是变换的，信号接受端按照时钟正常采样就可，在10M速率时，每一组的数据则要重复10次，接受端芯片采样任何一组都可以。图3 SMII接口信号表3 SMII接口信号描述信号I/O（以MAC侧为主）电平描述备注REFCLKOLVTTL参考时钟，100Mbps时为125MHz，10Mbps时为25MHzTX_DOLVTTL发送数据RX_DILVTTL接收数据SYNCOLVTTL同步信号REFCLKOLVTTL参考时钟，100Mbps时为125MHz，10Mbps时为25MHzTX_DOLVTTL发送数据SMII时序关系如下所示在：注：以上时序图均为参考BCM5248（PHY）芯片资料5 SSMIISSMII(serial sync MII)与SMII类似，只是收发采用单独的时钟和同步信号，虽然又多了两个管脚，但是由于其收发具有独立的随路时钟和同步信号，接口之间的传输距离可以更远；RX_SYNCTX_CLKRX_DTX_CLKTX_DPHY侧发送部分接收部分发送部分接收部分同步时钟同步时钟MAC侧TX_SYNC图4 SSMII接口表4 SSMII接口列表信号I/O（以MAC侧为主）电平描述备注TX_DOLVTTL发送数据TX_CLKOLVTTL发送时钟TX_SYNCOLVTTL发送同步RX_DILVTTL接收数据SYNCILVTTL接收同步RX_CLKILVTTL接收时钟6 SSSMII（S3MII）SSSMII(SOURCE SYNCHRONOUS SMII)接口的数据线与SMII等同；区别在于S3MII接口的发送数据和接收数据不是共用一个时钟和同步信号，而是分别提供各自的信号。MAC和PHY谁发送数据，谁提供同步信号。由于以上原因S3MII信号不受同步信号的限制，只要芯片驱动能力够，就可以传送较远的距离，不受结构设计的影响。RX_SYNCTX_CLKRX_DTX_CLKTX_DPHY侧发送部分接收部分发送部分接收部分同步时钟同步时钟MAC侧TX_SYNC图5 SSSMII接口表5 SSSMII接口列表信号I/O（以MAC侧为主）电平描述备注TX_DOLVTTL发送数据TX_CLKOLVTTL发送时钟TX_SYNCOLVTTL发送同步RX_DILVTTL接收数据SYNCILVTTL接收同步RX_CLKILVTTL接收时钟SSSMII时序关系如下所示在：注：以上时序图均为参考BCM5248（PHY）芯片资料7 GMIIGMII（Gigabit MII）GMII接口都可以向下兼容MII 接口，数据位宽8bit，共使用了24个管脚，类似于FE接口中的MII，在高密器件中一般不会使用。GMII接口是1000M速率接口。RX_DVCRSCOLRX_ERRXD7:0RX_CLKTX_EN TX_ER GTX_CLKTXD7:0TX_CLKPHY侧MAC侧图6 GMII接口表6 GMII接口描述信号I/O（以MAC侧为主）电平描述备注GTX_CLKOLVTTLGMII接口发送时钟，125MHz，同步发送数据与控制信号，MII不使用可选TX_CLKILVTTL发送时钟，MII为25MHz，10M MII为2.5MHz，GMII不使用可选TX_EROLVTTL发送错误指示信号TX_ENOLVTTL发送使能TXD7:0OLVTTL发送数据，MII只使用3:0RX_CLKILVTTL接收时钟，GMII为125MHz，FE MII为25MHz，10M MII为2.5MHzRXERILVTTL接收错误指示信号RX_DVILVTTL接收数据有效信号RXD7:0ILVTTL接收数据信号,MII只使用3:0CRSILVTTL载体检测COLILVTTL冲突检测这些信号的功能、时序关系与MII接口基本一致，仅仅数据位数增加，时钟频率为125M。GMII时序关系如下所示在：注：以上时序图均为参考BCM5464（PHY）芯片资料8 RGMIIRGMII（Reduced GMII）接口是一种精简的GMII接口，通过参考时钟的上下降沿都采样数据方式，实现精简数据线和控制线的数量，可以将GMII接口的24根精简到12根。RGMII接口支持千兆（参考时钟为125MHz）也支持百兆（参考时钟为25MHz）、甚至十兆（参考时钟为2.5MHz）。RX_DVRXD3:0RX_CLKTX_EN TXD3:0TX_CLKPHY侧MAC侧图7 RGMII接口表7 RGMII接口列表信号I/O（以MAC侧为主）电平描述备注TX_CLKOLVTTL发送时钟，125MHz，上升下降沿采样TX_ENOLVTTL发送使能TD3:0OLVTTL发送数据RX_CLKILVTTL接收时钟，125MHz，上升下降沿采样RX_DVILVTTL接收数据有效RD3:0ILVTTL接收数据RGMII时序关系如下所示在：注：以上时序图均为参考BCM5464（PHY）芯片资料9 SGMIISGMII（Serial GMII）接口只有收发数据信号各一及一个接收时钟可选，信号速率较高，因此所有数据和时钟采用差分信号，如果MAC和PHY芯片都带时钟，则可以不需要单独的时钟信号，只需收发各一对差分信号即可，其采用625MHZ时钟。RXDRX_CLKTXDPHY侧MAC侧图1 RGMII接口表8 RGMII接口列表信号I/O（以MAC侧为主）电平描述备注RXD+/-ILVPECL接收数据RCLK+/-ILVPECL接收时钟，主要用于MAC没有接口时钟的情况下可选TXD+/-OLVPECL发送数据10 TBITBI（Ten bit interface）接口数据位宽10bit，相对于GMII接口的主要区别在于8B/10B的编解码，如果采用GMII 接口则编解码功能需要由PHY完成，如果是TBI接口则在MAC部分完成，其需要24个管脚，一般与GMII接口共享管脚。TBI接口也是1000M接口，包括发送、接收信号：发送：TXD9:0、TX_CLK接收：RXD9:0、RX_CLK0、RX_CLK1注意：RX_CLK0和RX_CLK1是从接收数据中恢复的半频时钟，62.5M。RX_CLK0对应奇数编号的代码分组，RX_CLK1相对RX_CLK0有180相位偏移。在两组时钟的上升沿都对数据进行采样。CRSRX_DVRX_ERRXD9:0RX_CLK+/-TX_EN TX_ER GTX_CLKTXD9:0TX_CLKPHY侧MAC侧图2 TBI接口表9 TBI接口列表信号I/O（以MAC侧为主）电平描述备注GTX_CLKOLVTTL发送时钟TX_CLKILVTTL发送参考时钟输入TX_EROLVTTL发送错误指示TX_ENOLVTTL发送使能，表示发送的数据是有效的TXD9:0OLVTTL发送数据RX_CLK+/-ILVTTL接收时钟RX_ERILVTTL接收数据错误指示RX_DVILVTTL接收数据有效指示CRSILVTTL载体检测，检测载体上面是否有数据流11 RTBIRTBI（Reduced TBI）接口数据位宽5bit，其它与TBI接口类似，时钟为125MHZ。RX_DVRXD4:0RX_CLKTX_EN GTX_CLKTXD4:0PHY侧MAC侧图3 RTBI接口表10 RTBI接口列表信号I/O（以MAC侧为主）电平描述备注GTX_CLKOLVTTL发送时钟TX_ENOLVTTL发送使能TXD4:0OLVTTL发送数据RX_CLKILVTTL接收时钟RX_DVILVTTL接收数据有效RXD4:0ILVTTL接收数据22技术发展