毕业设计论文基于FPGA加DSP的扩频应答机设计

目 录摘要IAbstractII第一章 绪论11.1 研究背景11.2 国内外应答机研究的发展历史及现状21.3星用扩频应答机的功能与工作原理31.3.1 功能31.3.2 工作原理31.4 现场可编程门阵列（FPGA）技术31.4.1 FPGA技术概述31.4.2 FPGA的基本结构51.4.3 FPGA的开发流程61.5 论文内容安排71.6 本人所做工作及成果8第二章 软件无线电在系统中的应用92.1 软件无线电的基本理论92.1.1 软件无线电的概念92.1.2 软件无线电的结构92.1.3 软件无线电的发展状况122.2 软件无线电思想在系统设计中的应用122.3 本章小结14第三章 扩频应答机前向链路的设计153.1 前向链路简介153.2 数字下变频器设计153.2.1 正交下变频原理及其全数字化的性能153.2.2 数字下变频器的FPGA实现173.3 多路并行扩频短码快速捕获方案203.3.1 概述203.3.2 短码捕获原理203.3.3 实现方案213.3.4 捕获性能分析233.4 扩频码跟踪243.4.1 扩频码跟踪原理253.4.2 扩频码跟踪算法实现263.5 复合软环的载波捕获与跟踪273.5.1 载波恢复介绍273.5.2 鉴频算法283.5.3 残余频差相差补偿算法293.5.4 算法实现303.6 符号判决323.7 长码测距同步333.7.1 伪码测距简介333.7.2 倍周期/倍速率引导原理333.7.3 捕获时间分析353.7.4 算法实现353.8 本章小结38第四章 扩频应答机返向链路设计394.1 返向链路简介394.2 遥测数据接收与编码394.2.1 RS编码与复杂度分析394.2.2 卷积编码与复杂度分析404.3 基带信号扩频调制414.4 射频信号生成424.5 本章小结43第五章 扩频接收系统仿真445.1短码快速捕获仿真445.2 短码跟踪仿真465.3 测距长码同步仿真475.4 载波恢复仿真485.5 本章小结49第六章 结束语50致谢52参考文献53作者硕士期间发表论文情况55图目录图1.1星用扩频接收机功能框图4图1.2 FPGA的基本结构6图2.1理想软件无线电结构10图2.2 两种无线电体系结构比较11图2.3 射频低通采样数字化结构11图2.4 射频带通采样数字化结构11图2.5 宽带中频带通采样数字化结构11图2.6 解扩接收机功能框图13图3.1扩频接收系统结构框图16图3.2 正交下变频实现原理16图3.3数字下变频器原理图17图3.4 数字下变频流程18图3.5 下变频流水处理安排18图3.6 双端口只读存储器IP设计19图3.7 双通道低通滤波器IP设计19图3.8 PN码捕获原理图20图3.9 16位高速数字相关器结构图23图3.10 全时间超前滞后非相干跟踪环路25图3.11 扩频接收机载波同步示意图27图3.12 复合环实现原理图28图3.13 载波恢复FPGA实现模块图30表3.1IP核设计滤波器的资源消耗30图3.14 相差的判决树31图3.15 符号判决流程32图3.16 倍周期/等速率长码与短码产生示意图36图3.17 倍周期/等速率快捕引导原理图37图3.18 测距长码多次逗留检测38图4.1 RS(255,223)编码器40图4.2 卷积编码器41图4.3扩频调制流程41图4.4 射频信号合成图42图4.5 DDS示意图43图5.1 扩频接收系统仿真流程44图5.2 最大相位改变次数与平均捕获时间的关系45图5.3 不同载噪比条件下的捕获时间46图5.4 伪码跟踪结果图46图5.5 P=1024的短截码自相关函数47图5.6 载波跟踪仿真算法流程48图5.7 AFC调整的剩余频差49图5.8 正切逼近鉴相调整的剩余频差相差49表目录表3.1IP核设计滤波器的资源消耗30表5.1 N=(210-1)28长码的短截码的旁瓣统计特性47第iv页摘要我国目前航天测控体系采用统一载波体制，其传输有效性、抗干扰性、多路复用和多址通信能力都不能满足日益繁重的航天测控任务。直接序列扩频通信技术具有截获概率低、抗干扰性强、保密性高等优点，是一种有着优良电子对抗性能的通信方式。同时，伪码测距具有无模糊距离大、测量误差小、发射机效率高等优点，是深空测距的主要方式。因此，我国航天测控体系转向统一扩频体制是必然的趋势。本文正是针对此趋势，展开星用扩频应答机的研究，以设计出通用性和灵活性都能满足要求的数字化应答机。现场可编程门阵列(FPGA)是一种适合实现软件无线电结构的数字信号处理器件。本文结合软件无线电思想，提出了基于中频采样数字化的扩频应答机接收方案，采用FPGA加DSP的系统结构实现了数字下变频器、伪码的快速捕获与跟踪、载波同步和跟踪、短码引导测距长码同步以及遥测信息卷积编码与RS编码等核心算法。在完整、高效的算法实现与适度的资源消耗是一对难以克服的矛盾。在研究过程中，结合器件结构与开发软件功能，对此问题做了有意义的探讨，并在两者之间取得了令人满意的平衡。关键词：扩频应答机，软件无线电，伪码同步，载波恢复，伪码测距，现场可编程门阵第55页AbstractUnified Carrier Telemetering and Command System is made use of in spaceflight tasks now. However, its efficiency, anti-jamming ability and multiple-access ability cannot meet the demand of increasingly heavy spaceflight tasks. Meanwhile, Spread-Spectrum technology has the ability of ensuring efficient data communication in the condition of powerful noise and low SNR, and is known as new communication method with low intercepting possibility, strong anti-jamming ability and high security. At the same time, PN code telemetering is the main method in space telemetering with its various advantages. Thus, it is the inevitable trend that spaceflight telemetering and command system in our country will turn to unified spread-spectrum system. In this way, we have done some work on satellite-based spread-spectrum transponder to design one sort of digital transponder, the universality and flexibility of which can satisfy the requirements.Field Programmable Gates Array(FPGA) is one of new digital processor which can be applicable in realizing software radio architecture. The thesis proposed one scheme of spread-spectrum receiver based on IF sampling in light of software radio, and also the method of realizing such key algorithms, such as digital downconvertor, PN code synchronization, carrier recovery, very long telemeter PN code synchronization leaded by short PN code and so on, based on the architecture of FPGA plus DSP. Optimization of hardware implementation in line with features of devices is also introduced.Keywords: Spread-Spectrum Transponder,Software Radio,Chip Synchronization,Carrier Recovery,PN Code Telemetering,FPGA第一章 绪论1.1 研究背景航天测控技术是航天技术的重要组成部分，是指对航天飞行目标进行测量和控制的综合技术。它包括的范围很广。在实际应用中，其主要内容由测控中心，测控站和专用通信网组成，是一个对航天器进行跟踪、测量、控制的综合专用技术网络，包括跟踪、遥测、遥控、实时计算机处理、数据处理、监控显示和通信等方面。随着航天技术的发展,测控系统的任务从完成单一遥控功能向为整个航天器提供综合服务转变;遥控信息传输通道从国内地面站到航天器的单一途径向经由多国地面站、中继卫星的空间数据系统网的转变。卫星测控体制在战后大致经历了三个发展阶段,即分散测控体制、统一载波测控体制和统一扩频测控体制。分散测控体制中,遥测、遥控、多普勒测速定位(多站定位)、雷达测距测角定位(单站定位)、遥感图像传输各占一个频段，各用一套设备独立完成。这种体制明显的缺点是设备重复、效率低、浪费大、电磁兼容设计麻烦、操作维护困难，特别是每一测控项目和图像传输都需要一套收、发信机和一套“天、伺、转”跟踪系统。统一载波测控体制就是对载波及其副载波进行角调制来实现各个测控项目信号的传输和测量。其主要特点是副载波采用频分复用技术，多个副载波复用信号再调制一个统一的载波，共用一套收发设备和跟踪系统，减少了运载器上电子设备的体积、重量和功耗，节省了频率资源。统一扩频测控体制中将遥控以及遥测数据都采用扩频传输。上行的遥控信息经过扩频调制发送给空间飞行器，扩频调制采用的扩频码又被称为上行测码，下行的遥测信息也进行扩频传输，可以使用与上行信号相同的扩频码，也可以使用不同的扩频码；地面站天线对航天器的跟踪测量无需航天器上发射跟踪载波，而是直接对宽带下信号进行宽带比相产生角误差信号完成跟踪测角。统一扩频测控体制具有扩频系统的一切优点，如抗干扰、信号隐蔽、便于实现CDMA多目标测控信号混合传输。不仅节省了频带和设备，而且解决了信号传输加密问题。我国建成的统一S波段测控系统是采用统一载波测控体制。统一载波测控体制在目前和平条件下尚难以满足繁重的航天测控任务，更何况它的电子对抗能力差，不抗干扰(包括人为干扰和同频干扰)，不能够应对将来各种紧急情况。扩频技术是一具有优良电子防御与对抗能力的新型通信技术，其具有截获概率低、抗干扰性好、保密性强等优点，有着极广阔的应用前景。因此，我国测控体制从统一载波体制向统一扩频体制发展成为必然趋势。应答机是实现对用户航天器跟踪和数据传输不可缺少的设备。目前应答机正朝着体积更小、功耗更低、功能更强、适应性更广的方向发展。为了满足统一扩频体制的要求，开展了星用数字化扩频应答机系统的研究工作。目标是结合软件无线电思想，采用高速DSP和FPGA等数字处理器件，设计出一种适应广泛、配置灵活、功能完备、体积小巧的星用数字化扩频接收机。1.2 国内外应答机研究的发展历史及现状国外第一代用户应答机是在上世纪七十年代发展起来的。最初由美国的MOTOROLA公司研制。第一代用户应答机大量使用模拟器件包括模拟混频器，模拟滤波器等来完成通信功能。在PN码同步、载波同步和位同步中使用压控振荡器(VCO)而不是数控振荡器(NCO)。大量模拟器件的存在使得整个系统在可靠性、稳定性、可实现性以及整机功耗等方面难以满足实际的需要。1992年法国Alcatel公司研制出的应答机是第二代应答机的代表。第二代应答机首先将射频信号经过下变频变换至零频，然后进行采样数字化。这种结构同样有很大的缺点。对于大多数模拟混频器和有源滤波器，当信号频率在100Hz以下时，信号频率每降低10倍，噪声指数将增长20dB。另外，同相与正交通道的幅度相位不平衡引起的直流偏移将可能引起载波的错锁。第三代应答机2的研制起始于80年代末，1996年加拿大的CAL公司研制出的应答机是其中的代表。由于宽带A/D的出现，第三代应答机采用了在低中频上采样数字化的方法，极大地降低了直流漂移和1F噪声。目前，美国和欧洲都已经研制出了各自的第四代应答机，它们都借鉴了软件无线电思想，在中频采样量化，大大增强了系统的灵活性和可靠性，降低了整机体积和功耗。它们能够工作在PCM/PSK/PM模式或扩频/UQPSK两种模式下，拥有强大的功能。它们既可以接收前向链路的遥控指令，又可以发送遥测信息以及协助地面站完成对航天器的测距测速。美国和欧洲应答机的发展已经进入到第四代产品，而国内关于新型数字化双模式应答机的研究还处于起步阶段，仅仅停留在实验室水平，技术方面欠成熟与完善。随着各种军用、民用卫星以及载人航天的迅速发展，目前我国的航天器测控系统将难以承担起日益繁重的航天测控任务，作为航天测控系统的重要组成部分，新型应答机的研制已经成为摆在面前的一项紧迫任务。1.3星用扩频应答机的功能与工作原理1.3.1 功能星用扩频应答机的主要功能包括：1 对前向链路信号扩频码进行快速捕获、跟踪与解扩；2 对解扩后的符号流进行解调；3完成对抑制载波信号的捕获和跟踪；4对前向链路测距伪码进行再生，提取码同步；5对返向链路数据流进行卷积编码和扩频处理，并将扩频之后的数据进行UQPSK或BPSK调制，送发射信道；6提供频率基准输出，RSSI指示，DLL锁定指示，载波锁定指示，AGC控制电压。1.3.2 工作原理应答机开机后，启动信号检测机制，接收UQPSK扩频信号。一旦检测到扩频信号，就将应答机置于TDRSS方式，以完成直接序列扩频信号的跟踪，解扩，数据解调，测距伪码的解调与转发，指令传输，遥测信息发射，以及用户航天器和中继星之间数传等功能。星用扩频接收机的功能框图如图1.1所示。1.4 现场可编程门阵列（FPGA）技术1.4.1 FPGA技术概述新型数字处理器件的飞速发展，不断满足数字通信系统对处理速率的要求，不断推动数字通信系统向前发展。其中，现场可编程门阵列器件（FPGA）的出现，是对传统IC设计的一次巨大变革，可以说它从根本上改变了IC设计的传统方法，最大限度地实现了硬件设计的软件化,改变了电子系统的设计概念及方法,为电子系统设计提供了巨大的灵活性,反映了现代电子系统设计的发展趋势。图1.1星用扩频接收机功能框图现场可编程门阵列(FPGA)是一种新型高密度PLD，采用CMOS-SRAM工艺制作。它的出现是超大规模集成电路（VLSI）技术和计算机辅助设计（CAD）技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。FPGA芯片是特殊的ASIC芯片，它们除了具有ASIC的特点之外，还具有以下几个优点1随着超大规模集成电路工艺不断提高，单一芯片内部可以容纳上百万个晶体管，FPGA芯片的规模也越来越大，其单片逻辑门数已达到上百万门。它所能实现的功能也越来越强，同时也可以实现系统集成。2 FPGA芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投片风险和费用。设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以， FPGA资金投入小，收益快。3用户可以反复地编程、擦除、使用或者在外围电路不动的情况下用不同软件就可实现不同功能。所以，用FPGA 试制样片，能以最快的速度占领市场。 FPGA软件包中有各种输入工具和仿真工具，以及版图设计工具和编程器等全线产品。电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，直至最后芯片的制作。当电路有少量改动时，更能显示出FPGA的优势。电路设计人员使用FPGA进行电路设计时，不需要具备专门的集成电路深层次知识。 FPGA软件易学易用，可以使设计人员能集中精力进行电路设计，快速将产品推向市场。FPGA技术不仅为数字电路的设计提供了很大的方便，而且在很大程度上改变了以往数字系统设计、调试、运行的工作方式。首先，它使硬件的设计工作更加简单方便了。因为电路的逻辑功能可以由编程数据设定，而且能在线装入和修改，所以硬件的设计和安装完全可以一次完成，这样就节省了修改硬件电路耗费的人力和物力。而且对几种不同功能的逻辑电路可以采用相同的硬件电路，这也减少了许多硬件设计的工作量。其次，在调试过程中通过写入编程数据很容易将电路设置成各种便于调试的状态，对电路进行测试，这比通过直接设置硬件电路的状态要方便得多。最后，FPGA（一次性编程的除外）技术无需编程器和较高的编程电压，打破了先编程后装配的惯例，形成产品后还可以在系统内反复编程，可以快速有效地设计开发，加快系统预制及器件功能升级，减少电路走线，大大减少设计时间，缩短开发周期。1.4.2 FPGA的基本结构FPGA一般由三种可编程电路和一个用于存放编程数据的SRAM组成，这三种可编程电路是：可编程逻辑块CLB(Configurable Logic Block)、可编程输/入输出模块I/OB和可编程内部互连资源IR(Interconnect Resource)，其基本结构如 图1.2。可编程逻辑块CLB是FPGA的主要组成部分，是实现逻辑功能的基本单元。CLB的功能很强，不仅能够实现逻辑函数，还可以配置成RAM等复杂的形式。配置数据存放在片内的SRAM或者熔丝图上，基于SRAM的FPGA器件工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的EPROM或者计算机上，设计人员可以控制加载过程，在现场修改器件的逻辑功能。输入/输出模块IOB提供了器件的引脚和内部逻辑阵列之间的连接，通常排列在芯片的四周。主要由输入触发器、输入缓冲器、输出触发/锁存器和输出缓冲器组成。每个IOB控制一个引脚，可配置为输入、输出或双向I/O功能。IOB输出端配有两只MOS管，它们的栅极均可编程，使MOS管导通或截止，分别经上拉电阻或下拉电阻接通VCC、地线或者不接通，用于改善输出波形和负载能力。可编程互连资源包括各种长度的金属连线线段和一些可编程连接开关，它们将各个CLB之间和CLB与IOB之间相互连接起来，构成各种复杂功能的系统。图1.2 FPGA的基本结构1.4.3 FPGA的开发流程可编程逻辑器件FPGA的设计是指利用EDA开发软件和编程工具对器件进行开发的过程。当前比较流行的开发软件是Altera公司的Quartus和Xilinx公司的ISE。这两种软件都是可运行于PC机Windows环境的优秀通用电子设计软件。都可用原理图输入和HDL硬件描述语言输入，也可采用混合式设计输入模式，允许在同一器件的设计中同时采用原理图、高级语言、状态机输入方式，从而使设计输入十分灵活简便。高密度复杂可编程逻辑器件的的设计流程包括设计准备、设计输入、功能仿真、设计处理、时序仿真和器件编程及测试等七个步骤。1设计准备在系统设计之前，首先要进行方案论证、系统设计和器件选择等准备工作。计人员根据任务的要求，如系统的功能和复杂度，对工作速度和器件本身的资源、成本及连线的可布性等方面进行权衡，选择合适的设计方案和合适的器件类型。一般采用自上而下的设计方法。2设计输入设计人员将所设计的系统或电路以开发软件要求的形式表示出来，并送入计算机的过程称为设计输入。设计输入通常有以下几种方式：原理图输入、硬件描述语言输入、波形输入。原理图输入方式是一种最直接的设计描述方式，比较容易实现仿真，便于信号的观察和电路的调整，但是效率不高。硬件描述语言是用文本方式描述设计。它分为普通硬件描述语言和行为描述语言。普通硬件描述语言有ABEL、CUR和LFM等，它们支持逻辑方程、真值表、状态机等逻辑表达方式，主要用于简单PLD的设计输入。行为描述语言是目前常用的高层硬件描述语言，主要有VHDL和Verilog HDL两个IEEE标准。其突出优点是可以使设计人员在系统设计、逻辑验证阶段便确立方案的可行性；便于实现超大规模系统的设计；具有很强的逻辑描述和仿真功能，且输入效率高。波形输入方式主要是用来建立和编辑波形设计文件，以及输入仿真向量和功能测试向量。它适用于时序逻辑电路。一般来说，系统的底层文件适于采用语言方式描述，而顶层文件可采用原理图输入方式描述。3功能仿真功能仿真也叫前仿真。用户所设计的电路必须在编译之前进行逻辑功能验证，此时的仿真没有延时信息，对于初步的功能检测非常方便。4设计处理设计处理是器件设计的中心环节。主要包括语法检查和设计规则检查、逻辑优化和综合、布局和布线。5时序仿真时序仿真又称后仿真或延时仿真。由于不同器件的内部延时不一样，不同的布局布线方案也给延时造成不同的影响，因此在设计处理后，对系统和各模块进行时序仿真、分析其时序关系、估计设计的性能，以及检查和消除竞争冒险等是非常必要的。实际上这也是与实际器件工作情况基本相同的仿真。6器件编程测试时序仿真完成后，软件就可产生供器件编程使用的数据文件。也就是产生位流数据文件(Bitstream Generation)，然后将编程数据加载到对应的具体可编程器件中。1.5 论文内容安排本文的内容安排如下：第一章首先说明了课题的研究背景、目的和意义；回顾了国内外航天测控系统中应答机开发与研制的历史状况；介绍了本课题研制的星用扩频应答机的功能和工作原理，以及现场可编程门阵列（FPGA）的基本概况，结构特点和开发流程。第二章概述了软件无线电的概念、系统结构和关键技术；阐述了软件无线电思想对系统整体设计、子模块功能划分、算法的硬件实现以及系统硬件平台搭建和器件选择的指导作用。第三章介绍了星用数字化应答机前向链路核心算法的实现，包括高速率、高精度数字下变频器的设计；固定积分时间、多次逗留检测和并行相关相结合的伪码快速捕获的实现；全时间超前滞后非相干锁相环的伪码跟踪算法的实现；自动频率控制和正切逼近鉴相相结合的抑制载波恢复；依据引导同步原理实现测距长码同步等。解决了在用FPGA实现这些算法时的难点问题并且结合器件结构和开发工具特点做了相应的优化。第四章介绍了星用扩频应答机返向链路遥测数据卷积编码与RS编码的流程及其复杂度分析，基带信号的扩频调制流程和射频信号的生成。第五章针对星用扩频应答机的性能要求，对所采用的扩频应答机关键算法（伪码快速捕获、伪码跟踪、载波恢复等），利用Matlab仿真工具进行了仿真并且给出了仿真结果。第六章对全文的内容做了相应的总结并展望了数字化星用扩频应答机的应用前景。1.6 本人所做工作及成果在系统设计与实现过程中，在以下几个方面取得了阶段性成果：1 伪码快速捕获是扩频通信系统的关键技术之一。星用接收机通常工作在强干扰，极低信噪比的环境中，到达接收机的信号不仅微弱而且有着较大的载波频偏。为此，在系统设计中，提出了一种在低信噪比条件下，结合固定积分时间、并行相关、多次逗留检测和时频二维搜索等方法，能够完成伪码快速捕获的算法，并且采用FPGA器件，完整地实现了该算法。在实现过程中，考虑到了载波频偏，数据调制等不利条件，解决了数字下变频器、数字相关器等设计难题，达到了系统的设计目标。2 星用应答机处于强机动的环境中。由于载体的动态，引入了较大的多普勒频率偏移。通常用于抑制载波信号捕获和跟踪的科斯塔斯环在系统相干时对高斯噪声有着较好的性能，在应答机的工作环境中，它必须有着较大的跟踪带宽，这就意味着信噪比阙值的降低，跟踪能力下降。在系统设计时，采用自动频率控制（AFC）和正切逼近鉴相相结合的方式完成载波恢复。首先通过AFC将本地载波频率粗略地牵引至接收载波频率附近，再利用正切逼近原理完成残余频差和相差的补偿。这样，就较好地解决了系统动态性能和抗噪声性能之间的矛盾。在利用FPGA实现的过程中，较好地解决了高FIR滤波器的设计和优化的问题。3 基于一般倍速率/倍周期引导原理，针对实际系统的需求，提出并且实现了一基于等速率/倍周期的测距长码引导快速捕获方案。在系统设计中，解决了伪码相位控制和超长周期数字相关器的设计问题。4 在将算法的数学模型转化成在实际系统运行的模块时，在实现算法的完整性和高效性以及硬件资源消耗之间取得平衡是一个值得探讨的问题。在数字化星用扩频应答机设计过程中，结合系统性能要求，器件结构和功能特性以及开发工具特点，对核心算法的硬件实现做了有意义的尝试。既完整，有效地实现算法功能，设计出了实际系统，又最大限度地对算法进行优化，以减少其硬件开销，在一定程度上达到了两者的平衡。第二章 软件无线电在系统中的应用2.1 软件无线电的基本理论2.1.1 软件无线电的概念“软件无线电”的基本概念包含三层含义：1“全数字化”，将宽带A/D和D/A向射频端（RF）靠近。由基带转移至中频，甚至射频；不仅在基带数字化，而且在中频甚至射频数字化；不仅接收机要数字化，发射机也要数字化。2将硬件作为通信通道的基础平台，而通信功能尽可能地用软件实现，通信体制也由软件定义。3软件无线电不仅仅是一种实现方法，更代表一种新型的体制和开放的、可扩展的、模块化的软硬件体系结构。它可实现多频段、多模式、多业务、多个性。软件无线电是一个复杂的数字信号处理系统，它极大地扩展了数字信号处理的研究领域。过去，通信功能基本由模拟实现。软件无线电的出现使得调制解调、编码译码、指令规则与处理、信道选择、天线波束形成等都由数字信号处理实现。“无线电”不再是一堆各式各样的硬件，而是一个统一的外壳，其核心是各种灵活的软件和算法。软件无线电的研究最初是从美军SpeakEasy多频段多模式电台开始。其中众多思想很快应用于民用移动通信。之后，软件无线电的概念远远超出无线通信，而适用于整个广义通信领域。从实现方法来说，无线电经历三个阶段：第一阶段是模拟无线电；第二阶段是数字无线电；第三阶段则是软件无线电。数字无线电是一个承前启后的阶段。作为“全数字化”的可编程数字无线电与软件无线电相比，其信号处理的理论基础是一致的，即“全数字化”通信信号处理理论，只不过软件无线电更强调软件实现，而硬件只是作为标准化的通用平台。因而其通用性、互换性和可移植性更强。“全数字化”系统不一定能“全软件化”实现，而“全软件化”系统首先必须“全数字化”。2.1.2 软件无线电的结构软件无线电思想是以一个通用化、标准化和模块化的硬件平台为依托，通过软件编码来实现无线电台的各种功能。从基于硬件、面向用途的传统电台设计方法中解脱出来。功能的软件化必然要求减少功能单一、灵活性差的硬件电路，尤其是减少模拟环节，将数字化处理（A/D和D/A变换）尽可能靠近天线。软件无线电强调系统的开放性和可编程性，通过软件的更新改变硬件的配置结构，实现新的功能。软件无线电采用标准的、高性能的开放总线结构，有利于硬件模块的不断升级和扩展。理想的软件无线电结构如图2.1所示。图2.1理想软件无线电结构软件无线电系统主要由天线、射频前端、宽带A/D和D/A转换器、通用或专用数字处理芯片和各种软件组成。软件无线电的天线一般要求覆盖比较宽的频段，而且频段特性要均匀，以满足业务接入的需要。这种宽带天线通常是由多个子天线组成的天线阵，可实现干扰抵消和空分多址(SDMA)，即是智能天线(Smart Antenna)。射频前端在发射端要完成上变频、滤波、功率放大等任务；接收时实现放大、滤波、下变频等功能。在射频变换部分，宽带、线性、高效射频放大器设计和电磁兼容问题的处理是比较困难的。如果采用射频直接数字化，射频前端的功能可以进一步简化，但对数字处理的要求提高。要实现射频且直接通带采样，要求A/D转换器有足够高的工作带宽，较高的工作频率和A/D转换位数，以提高动态范围。模拟信号数字化以后的处理任务由通用或者专用数字处理芯片完成。为了降低通用DSP处理部件的压力，通常将A/D转换来的信号通过专用数字处理芯片（如数字下变频器）降低数据流速率。信号变至基带后，交由DSP处理。通用DSP主要完成各种数据速率相对较低的基带信号处理，例如信号的调制解调，各种抗干扰、抗衰落、自适应均衡算法的实现等。还有信源编码后的前向纠错、帧调整、比特填充和链路加密等算法。与传统无线电系统相比，软件无线电具有结构通用、功能软件化、互操作性好等优点。由图2.2可见，传统模拟无线电系统的射频部分、上/下变频、滤波和基带处理部分全部采用模拟方式。某个频段或者某种调制方式对应着专门的硬件结构；而数字无线电系统的低频部分采用数字电路（如数字频率合成器、专用调制解调芯片等），但射频和中频部分仍然离不开模拟设备。与传统无线电系统相比，软件无线电系统的A/D/A变换移至中频，并且尽可能靠近射频端，对整个系统频段进行采样，即从中频（甚至射频）开始进行数字化处理，这是软件无线电的一个突出特点。数字无线电采用专用数字电路，实现单一通信功能，无编程性可言。而软件无线电以可编程的数字处理器件代替专用数字电路，使系统硬件结构与功能相对独立。这样就可以基于一组通用硬件平台，通过软件实现不同的通信功能，并可对工作频段、系统频宽、调制方式、信源编码等进行编程控制，使系统灵活性大为增强。软件无线电的硬件平台采用模块化设计，是一个开放的通信平台。图2.2 两种无线电体系结构比较软件无线电的基本结构有9：射频低通采样数字化结构，射频带通采样数字化结构和宽带中频带通采样数字化结构。它们对应的结构框图分别为图2.3，图2.4，图2.5。图2.3 射频低通采样数字化结构图2.4 射频带通采样数字化结构图2.5 宽带中频带通采样数字化结构射频低通采样数字化系统，其结构简单，将模拟电路数量减少到了最小程度。由图2.3可见，从天线接收的信号经滤波放大后就由A/D进行采样数字化。这种结构中，因为采样频率至少是射频工作带宽的两倍，对A/D转换器的性能（如转换速度、工作带宽、动态范围等）提出了非常高的要求，同时对后续数字处理器的处理速度要求也非常苛刻。射频带通采样数字化系统与射频低通采样数字化系统的主要不同点是：A/D前采用了带宽相对较窄的电调滤波器，然后根据所需工作带宽进行带通采样。这样对A/D采样速率的要求就降低了，后续数字处理器件的处理速率也随之降低。尽管如此，现有绝大多数器件的处理能力仍然难以满足此结构的需求。宽带中频带通采样数字化结构与目前中频数字化接收机的结构是类似的，都采用了多次混频体制（超外差体制）。宽带中频带通采样数字化结构的主要特点是中频带宽更宽，所有调制解调功能都有软件实现。显而易见，这种结构对器件的性能要求在三种结构中是最低的，也是最易于实现的。因此，在实际中被广泛采用。2.1.3 软件无线电的发展状况软件无线电的最终目的就是要使通信系统摆脱硬件系统结构的束缚。在系统结构相对通用和稳定的情况下，通过软件实现各种功能，使得系统的改进和升级非常方便且代价小，并且不同系统间能够互联和兼容，不过，目前软件无线电更多是以一种概念的形式出现，具体定义和体系结构尚无定论，很多方面的内容都在争论之中。这一现状，除了由于软件无线电提出的时间还很短以外，主要有这样几个原因：1 硬件发展水平的限制是其中最主要因素。应该说，现在的硬件水平对于实现真正的软件无线电还是不够的，但某些软件无线电系统，在对结构和性能要求做一些适当的折衷后，是可以实现的。而且从目前器件发展趋势来看，满足要求的产品在不久的将来就能够得到。正是由于处于这样一个发展阶段，导致不同的研究机构、不同的应用方式得出了不同的折衷方案和体系结构，但又都称为软件无线电。2 目前对软件无线电的研究工作还处于起步阶段，各研究机构相对独立，交流很少，待研究的问题很多；各研究机构有不同的出发点和侧重面，得出的结论也各不相同。随着研究工作的深入，问题会逐渐清晰。3 传统通信系统的体系结构在很大程度上也影响着目前软件无线电体制的研究。从上面的讨论可以看出，软件无线电的体系结构与传统方法有很大不同。仅仅简单地将传统通信系统用新的方式实现一下是不够的。可见，软件无线电的研究才刚刚开始，有许多问题还需要解决，但由于它能带来很大好处，所以为解决这些问题所做的努力将非常有意义。2.2 软件无线电思想在系统设计中的应用考虑到扩频通信频带宽，信息速率高和变化范围大等特点，在目前的计算机水平上，如果设备功能完全采用软件实现，由于软件逐条运行指令的特点，即使很多处理器协同运算，也较难实现高信息速率下的实时处理，使其在扩频通信中的使用范围受到了限制。A/D和D/A向射频靠拢，采用开放的、可编程的和模块化的系统结构是软件无线电的核心内容。结合软件无线电思想和当今数字处理器件的发展状况，在扩频应答机系统中，首先将接收到的射频信号下混频至一个较低的中频，在中频采样数字化，通过正交下变频的方法将中频信号变换至基带；然后对信噪比较低的接收信号进行相关解扩；接着采用自动频率控制与相位跟踪相结合的方法实现对抑制载波信号的高动态性能和噪声性能的跟踪；在载波同步建立的同时，开始搜索准确的测距码相位。采用这种方法既可以降低对前端A/D转换器在带宽、动态范围等方面的要求，又可以利用中频数字化以及成熟稳定的中频处理电路使系统性能不至于下降很多，还可以减少数据处理量，能用现在的主流数字处理器件实现系统功能。解扩接收机的功能框图如图2.6所示。图2.6 解扩接收机功能框图数字信号处理模块是软件无线电的核心部分。软件无线电要求数字信号处理模块能实时处理ADC变换之后的数字信号，并用软件的方法实现大量的无线电功能，包括编解码、调制解调、滤波、同步、盲均衡、检测、数据加密、传输加密纠错、跳扩频及解扩解跳、通信环境评估、信道选择等。以目前单块DSP芯片的处理速度根本无法实时完成这些功能，对于需要处理多个信道的系统则差距更大。结合系统性能要求与目前数字信号处理器件的发展水平，可选的系统实现方案有以下几种：1多片DSP芯片这种方法一般采用多个DSP组成树状或网状结构并行处理数据流，这种方法可以极大提高实时处理速度，但是这种系统结构体积庞大、功耗高，不利于小型化和系统集成。2DSP芯片配合ASIC的方法在这种结构中，ASIC的数据处理速度远远高于DSP芯片的软件运算速度，速度可以达到一般中频软件无线电的要求。但选用参数化的ASIC仅可以实现有限的编程控制，灵活性和开放性明显不够，难以体现软件无线电特有的灵活性。3FPGADSP的方法使用FPGA的方法在速度上可以达到中频数字信号处理的要求，适合在软件无线电中作高速数字信号处理10。FPGA现场可编程性能良好，较好地体现了灵活性和开放性。FPGA在运算量大的数字信号处理部分（比如滤波器、相关器、卷积运算、FFT等）时具有明显的优势。但在实现能量检测、门限判决、系统参数设置及判断、调制解调等适合顺序执行的信号处理程序时，DSP芯片也有着用武之地。尽管卫星遥控数据所要求的信息传输比特率不高，但是考虑到军用卫星所要求的较高的抗干扰性和保密性，扩频调制时PN码的长度至少应该在1000以上，这样的运算量不可能靠单片的DSP芯片实现，因而考虑使用DSP配合FPGA的方法。这种方法可以充分利用DSP芯片软件定义系统功能的灵活性和FPGA进行大运算量数字信号处理的高效性。以FPGA为协处理器实现滤波器、相关解扩器等运算量密集的功能，配合DSP芯片实现多制式、变速率、变载波频率的遥控系统通用平台。2.3 本章小结软件无线电作为全新的思想、体制与实现方法，是无线电通信领域一场巨大的变革。本章首先简要介绍了软件无线电的概念、结构及硬件实现的关键技术。借鉴软件无线电思想，对星用扩频应答机的硬件实现方案做了相应的讨论，得出了以DSP加FPGA为核心的系统实现方案。，第三章 扩频应答机前向链路的设计3.1 前向链路简介扩频接收机的主要实现功能是：1 解扩短码扩频信号2 捕获与跟踪抑制载波信号3 解扩长PN码，为发射机提供同步信号以实现伪码测距扩频信号的捕获与跟踪是该子系统的核心任务。用户应答机接收到的前向链路信号具有如下形式： (3.1)式中为载波频率，为信号总功率，为指令码或低速数据，为同相信道（指令信道）PN码，的Gold码。为正交信道（测距信道）PN码，为的18级移位寄存器短截序列。前向链路信号同相分量传送经过短码扩频调制的指令或低速数据，而正交分量传送测距伪码，两通道PN码同步，功率比为10dB。由于前向信号经过了直接扩频序列调制和UQPSK载波调制，且信号发射功率小，应首先对信号进行码相关解扩。同时由于接收信号的高动态性，多普勒频移的不确定性，因而码捕获必须在整个码相位及频域上进行二维搜索。然后采用频率跟踪与相位跟踪相结合的算法实现高动态性和高精度的载波跟踪。载波同步建立同时，开始搜索准确的测距通道码相位。测距码的搜索不影响指令通道短码和载波的同步。系统结构框图如图3.1所示。3.2 数字下变频器设计3.2.1 正交下变频原理及其全数字化的性能传统方法实现正交下变频时，其本振、混频、低通滤波器均采用模拟器件实现。虽然这种方案对A/D采样的要求相对较低，但由于模拟器件的一致性及稳定性等因素，所获得的两路正交信号难以在大动态范围内将幅相误差控制在较小的范围。幅相误差所导致的直接结果就是产生了镜频分量，对整个系统性能将产生很大的影响。而全数字正交下变频技术，直接进行中频采样，本振、混频、低通滤波均采用数字技术实现。采用数字技术生成本地正交载波可以很容易地克服模拟正交检波器I、Q通道的幅相误差。图3.1扩频接收系统结构框图图3.2示出了正交下变频的一种实现方案。图3.2 正交下变频实现原理下变频器将输入的中频带通信号分别与VCO控制的本地两路正交载波相乘，然后通过低通滤波滤除倍频分量，得到I、Q两路正交基带信号。经过正交下变频后，合成信号的主信号与镜像信号的功率比为： (3.2)由式（3.2）可以看出，镜像误差可对系统性能产生很大的影响，因此对整个接收系统而言，正交失调误差将是影响系统性能的一个重要因素。根据目前模拟正交检波器的水平，一般情况下，载波相位正交偏差3左右，幅度误差在0.5dB左右，可以求得镜相抑制比仅为24dB。基带系统的输入信号具有如此大的镜像分量必将大大降低系统性能。正交解调器的I、Q通道的幅相误差，再加上本振泄漏和直流漂移等因素会带来严重的解调误差。在接收信号中存在解调误差，会产生较强的虚假解调信号，在大动态范围时将导致虚假信号强于某些有用信号。此外有用信号的时间、幅度和相位信息失真，不能充分利用发射信号的物理特征，限制了整个接收系统性能的提高。若采用全数字化方案实现，当采用16bit相位偏移寄存器，本振信号采用16bit量化，则相位误差不超过,幅度误差不超过，由式(3.2)得到镜像抑制比为86dB。由以上的分析可以得出，数字技术的采用保证了I、Q通道幅度和相位的精度远高于传统方法，极大地抑制了镜频分量，成为提高正交下变频性能的保证。3.2.2 数字下变频器的FPGA实现一个完整的数字下变频单元包含相位累加器、波形存储单元、乘法器和数字低通滤波器等几部分。其具体的组成结构如图3.3。图3.3数字下变频器原理图数字下变频的流程图3.4所示。在系统中，若同时存储正弦和余弦波形表，则需要两块存储空间。为了节省存储空间，可以将两个波形表存放于同一块存储单元中，利用公式，就可以同时查出正弦和余弦值。由于系统中硬件快速乘法器数目有限，在对I，Q两路数据做乘法操作时，应该采用时分复用的方式，共用一个硬件乘法器。图3.4 数字下变频流程直接中频采样的数据率较高。为了保证实时处理速度，系统设计时采用了流水工作方式，加快数据吞吐，提高处理速率。根据系统资源的使用情况，将流水处理安排如图3.5所示，其中每一步都在一个处理时钟周期内完成，分别利用Verilog HDL的进程模块进行描述。图3.5 下变频流水处理安排之所以将查正弦和余弦表的操作安排在一个时钟周期内，是因为利用Xilinx的器件生成双端口存储器可以在一个时钟内完成读取两个数据的操作。应该注意的是，硬件乘法器的输入为原码，因此计算前后要做相应的码制转换。在资源允许的条件下，应该充分利用已有的IP核进行设计，这样既可以加快设计速度，又可以充分利用器件上的硬件资源。在设计数字下变频器时，利用了Xilinx提供的IP核设计双端口波形表存储器和双通道低通滤波器，其参数设计如图3.6，图3.7。双端口只读存储器主要参数有：存储器位宽和长度，图3.6中分别为12和256；读写模式，图3.6中为先读后写。还有时钟控制和握手信号的选择等等。图3.6 双端口只读存储器IP设计图3.7 双通道低通滤波器IP设计其中很关键一步是设计相对应的COE文件。它可以用文本编辑器进行设计。使用关键字“memory_initialization_radix”定义存储数据的格式。它可以取值2，10，16。使用关键字“memory_initialization_vector”定义存储器的初始化数据。接着在参数设置页面中将此文件装载入，就可以生成IP核了。双通道低通滤波器的主要参数有：滤波器类型（包括单速率型、希尔伯特变换型、抽取和内插型等），阶数（21024），输入数据和系数的位宽以及实现结构（串行、并行）。根据处理速率来选择实现结构，串行结构节省硬件资源，但处理延迟长（可达13个时钟周期）；并行结构硬件开销相对大，但延迟短（只有1个处理周期）。滤波器设计也需要COE文件。该文件也可用文本编辑器创建和修改。其中关键字“radix”定义了系数的类型，取值为2，10，16；关键字“coefdata”定义了系数值。3.3 多路并行扩频短码快速捕获方案3.3.1 概述在高动态、低信噪比环境下，通常采用非相干接收方法实现对扩频信号的同步。它采用的载波频率跟踪、伪码跟踪可在载波非相干的情况下进行。对数据的解调在解扩之后进行。由于解扩过程中所获得的处理增益，解扩后的信号信噪比较高，使得载波解调易于进行。在所有的扩频解调系统中，伪码初相位捕获是实现扩频信号解调的关键。所谓码相位捕获，就是使本地参考码和接收码的相位差小于一个码元宽度，保证解调器能对数据进行正确的解调。3.3.2 短码捕获原理伪随机码又称伪随机噪声码（Pseudo-Random Noise Code，PN），是一种可以事先确定并可以重复产生和复制、具有白噪声随机特性的二进制序列。它在充分利用信道容量与信号功率、抗多径干扰和测距等方面具有很大的优越性，广泛应用于通信、导航、无线电测距等领域。 应答机TDRSS模式采用扩频通信体制，所采用的扩频码是Gold码。伪码的捕获原理如图3.8所示设接收机接收到的信号为 (3.3)其中p为信号功率，d(t)为数据码，PN(t)为扩频码，为载波角频率，为图3.8 PN码捕获原理图初始相位。本地产生的扩频码为。在接收机对PN(t)无任何先验知识前提下，PN(t)与本地的时差是个随机变量，取值范围为，其中N为要搜索的码元数，为伪码码片宽度。接收机必须控制本地，使（其中q为要搜索的单元数，可以取N的整数倍）。然后通过求与S(t)的相关值是否大于某个门限（），判断是否已实现码同步。如果本地码延迟一次后，未能实现码捕获，则依次令，直到相关值超过。此时不再改变，完成PN码的捕获过程，进入PN码跟踪环路。如果接收信号的载波频率（或接收机的中频频率）偏离图3.8中的BPF2中心频率较远，即使两个PN 码的很小，积分值也不会超过。为此必须进行载波的频率搜索。这样，对于接收机要实现的捕获必须包括载波频率和PN码相位两个参数的搜索（二维搜索）。3.3.3 实现方案为了加快伪码捕获速度，本系统采用四路并行相关的方法，以增加硬件资源消耗来满足系统对捕获时间的要求。本地PN码发生器同时产生四个码，相位错开/4。四个PN码分别送入四路去扩谱相关器同时对四个扩谱码相位作并行比较，四路相关器独立进行工作，可以实现同步时间4：1的改善。式（3.1）所示接收信号经中频采样和数字下变频后变为：(3.4a)(3.4b)将此两路信号传入FPGA，分别送入四路相关器作短码相关，则第i（i0,1,2,3）路相关器的输出为：(3.5a)(3.5b)式（3.5）中，表征了接收信号与本地伪码之间的相位差。在实际系统设计时，因为信息速率与伪码周期可能不呈整数倍关系的原因，累加点数nd是一个需要斟酌的参数。为了提高伪码捕获的检测概率，降低虚警概率，通常需要取一个完整伪码周期进行积分。但当有数据调制在伪码上时，积分过程中会发生符号反转，即式（3.5）中的d在累加过程中并非常数，从而使相关性能急剧下降。而且，后续解扩过程通常采用视频累加的方法，需要在一个信息码元时间内输出数个累加值以供符号判决，载波同步等模块使用。因此nd并非通常采用的（为采样频率，R为信息速率），而是取伪码周期内采样点数和信息码元时间内采样点数的公约数。nd越小，数据调制的影响越小，相关累加器的位宽也越小，但噪声对捕获过程的影响则会变大。这是难以克服的矛盾，必须在系统设计时通过仿真达到两者的平衡。取判决变量。送入包烙检测器，当采用单次逗留检测策略时，当大于门限时判定已经捕获，转入跟踪回路。小于门限时，则本地伪码相移1/2个码片后继续进行搜索。采用FPGA进行伪码捕获模块设计时，主要是累加相乘运算，因此要求器件基元功能强大，能实现高速多位宽加法器，并且带有高速硬件乘法器；整个系统是基