WCDMA 基站中频接收机的设计研究

WCDMA 基站中频接收机的设计研究黄秋元，付雷 武汉理工大学信息工程学院，湖北武汉（430070） E-mail：shiren119摘要：分析 WCDMA 基站中频接收机的原理以及接收机射频前端的设计方法，给出了完 成设计所需要的具体参数。并结合 XILINX 公司的 FPGA 分析了数字中频部分的设计。关键词：WCDMA；中频接收机；FPGA-5-1. 引言通信技术进步带动着基站设备的发展。 特别是 3G 技术的发展，使基站接收机的集 成度越来越高，也越来越偏向于数字化。基 站接收机设计方法也随之产生了变化。由于运行环境的特殊性，基站接收机需 要具备宽带和大动态范围的特性，而且对互 调、噪声系数等其他各项指标的要求都很 高。这些指标决定了基站接收机与其他接收 机结构的不同。按照接收机的种类，主要有 双 IF 接收机（超外差接收机）、零中频接收机、单 IF 中频接收机。双中频结构是早期基站接收机使用较为广泛的结构，但成本高，体积大。而零中频接收机由于目前技术 的局限性，难以满足大动态范围和高灵敏度 的要求，目前还没有应用于基站接收机的设 计中。所以，单中频接收机以其简化的结构、 较低的成本和技术的可实现性成为目前使 用最为广泛的基站接收机结构。下图是单中 频接收机的结构框图1：从图中可以看出，单中频接收机的元件 数和复杂度都比双中频接收机要少得多。设 计起来更为简单。本文基于使用这种单中频 结构介绍 WCDMA 基站接收机的设计方法。图 1 基站单中频接收机结构图2. 接收机模拟前端分析与设计接收机模拟前端部分包括射频信号处 理和中频信号处理。由于WCDMA接收机需 要满足3GPP协议的有关规定，所以必须以 协议所规定的参数来设计整个系统。2.1 接收机指标要求3GPP 对WCDMA 基站射频收信机的 主要技术指标要求如下2：参考灵敏度：-121dBm12.2kbps； 动态范围：-91dBm（-73dBm12.2kbpsinterference）；邻道选择性：-115dBm(-52dBm12.2kbps interference)； 阻塞特性（干扰信号最小频偏10MHz）：-40dBm(-115dBm12.2kbps interference)； 阻塞特性(带外)：-15dBm(-115dBm12.2kbps interference)； 从这些指标中可以看出，基站接收集的灵敏 度和动态范围的要求非常高，与终端产品， 如与手机相比的差别很大，其参数要求更严 格。由协议可计算接收机各部分参数要求。2.2模拟前端参数分析接收机模拟前端最为关心的参数包括 系统的噪声系数、增益、动态范围、IMD3 等。通过对协议的分析，可以计算接收机各 部分的参数需求3。(1) 接收机输入噪声功率 SNin： 在自然条件下的随机噪声可由下式得到：SNin=10lg(KTB)=-174+10lgB(dBm)(1) WCDMA 的信道带宽为 5MHz，则 SNin=-107 dBm。此处并不包括其他外加干扰。 (2)接收机的噪声系数 NF噪声系数是输入信噪比和输出信噪比 的比值，以 dB 为单位时表示为输入信噪比 与输出信噪比的差值。NF=Ssens-SNin-C/I(2) 其中 Ssens 为接收 灵敏 度， 根据 协议， Ssens=-121dBm，C/I 为系统解调门限电平， C/I=-20dB 。所 以， NF=-121-(-107)-(-20)=6dB。为了给系统留有一定余量，大部分厂 家都将基站接收系统的 NF 设置为 4dB。 (3)增益 G接收机射频前端增益 G 由最大干扰信 号电平和 ADC 峰值输入功率决定。目前 ADC 的输入电压一般为 2Vpp，使用差分输 入阻抗为 200 欧姆，则满量程输入功率为4dB。干扰信号最大功率电平为-52dBm，考 虑系统 7dB 余量，则其射频前端增益为： G=4-7-(-52)=49dB。(4)接收机动态范围 D：接收机动态范围是 AD 芯片满量程输入 电平和输入 AD 芯片的噪声电平与最小有用 信号功率中最低值的差值，即DSAD-min(Smin,SNAD)(3) 其中 Smin 是最小信号输入电平，Smin=Ssens+ G=-121+49=-72dBm，SNAD 是输入噪声电平， SNAD=SNin+G+NF=-107+49+4 -54dBm, 动 态范围 D=(4-7)-(-72)+3=72dB。接收机的动态范围主要由 AD 芯片的动 态范围来决定，若 AD 芯片无法满足系统动 态范围要求，必须采取其他方法来改善系统 动态范围，如在电路中加入 AGC 环路。这种方法已经广泛使用在各种接收系统中了。(5)采样频率和中频频率的选择由于 WCDMA 信号工作在射频段，所 以只能使用带通采样实现信号数字化。根据 带通采样定律，设对采样如下频带的信号：fH=nB+kB,0k1(4) 其中 fH 为中频通带的最高频率，B 为带宽。 要想无混叠的采样，其必须满足如下关系： 最小采样率为：fs1=2B+2(fH-nB)/n (5) 最大采样率为：fs2=2B-2B-2(fH-nB)/n(6) 为了使设计抗叠滤波器时的频带对称，取此 频段的中间值可得:Fs=(fs1+fs2)/2=(fH-2B)n=4fc/n(7) 当 n 为奇数信号处于它的奈圭斯特区时不会 倒置。即：Fs=4fc/(2n-1),n=1,2,3(8) 其中 fc 为所要采样信号的中心频率。n 越大 则采样频率越低，对 AD 的要求就越低，但 同时失真也越大。当对 WCDMA 信号采样时，采样时钟 应为是 3.84 的整 数倍 ， 取 3.8424=92.16MHz。当 n=3 时，可计算得中频频率 为 69.12MHz，实际可取 70MHz 为工作频率。3. 接收机 AD 芯片参数分析ADC 是接收机射频前端中最重要的芯 片之一。根据系统对 AD 采集的要求，可以 按照图 2 所示的方法确定 AD 芯片的参数1。图2 ADC芯片选型步骤设系统NF=4dBm，射频前端的噪声系 数NF1=3.5dB，则只允许ADC给系统带来0.5dB的影响。以大多数ADC可以满足的指标为参考，设SSNF为-75dBFs。在ADC的满量程输入电平为4dBm(2Vp-p 200)，则：(1)AD芯片的等效噪声系数：NF2-lgKTNFSSNF-10lg(fs/2)(9) 取fs92.16MHz时，可得系统对AD芯片的 等效噪声系数要求为NF226.4 (2)无阻塞时射频前端增益：G = (F2-1)/ (Fsys-F1) =1594.3(10) 即32dBm。F1、F2不变，G增大，Fsys减小。 所以在实际设计中，G不能小于32dBm。 (3)存在阻塞时链路参数系统存在阻塞时，射频链路噪声系数会 增加。若系统增益不变，假设此时阻塞使得 射频链路的 NF1 增加到了 4dB，系统总噪声 系数增加到了 7dB（由 AD 芯片的噪声和失 真增加了 3dB），考虑到接收最大阻塞信号 功率为-52dB，若 AD 的噪声和失真的影响 相同，则由此可计算出 AD 的 SDFR：SDFR=-52dB-(lgKTB+NF-3dB-3dB)=59dBc(11)存在阻塞时的 ADC 等效噪声系数为：F2 = (Fsys-F1)G +1(12) NF2= 10lg (F2)36(13)(4)ADC 的 SNR 要求 SNR=lgKTNF2+10lg(fs/2)3dB67dB， 其中 3dB 为系统雨量。但接收机动态范围较 大，且 SNR 必须要大于动态范围的要求即72dB 时，AD 芯片在采集小信号时才不会被 噪声淹没。当 AD 芯片只考虑量化误差而不考虑其他影响时，SNR 遵循下面的公式：SNR6.02N+1.76+10lg(fs/Bs)(14) 其中 N 为采样位数，Bs 为采样带宽。如果 SNR 的值要大于 72，则 N 必须大于 12。但 由于电路噪声、信号抖动所引起的孔径误差 等因素，一般都达不到这个理论值。所以要 对 WCDMA 信号进行采样，则 ADC 的采样 位数必须不能小于 14bit。(5)系统 IM3 要求计算在 WCMA 信号下的 IM3 时，以双 音37dBm 输入(相对协议留 10dB 余量)， 相当于系统存在两个功率相同的阻塞电平 时对系统的影响，所以可以用 SDFR 来计算：IM3SDFR864dBc(15)4. 接收机数字信号处理部分经过 AD 采集后，中频信号转换成了易 于处理的数字信号，但这样的信号也有92.16MHz 的速率，对信号的后续处理还是 带来了麻烦，所以需要进行再次抽样以进一 步降低信号的速率。通常有两种方式，一种 是采用专门的数字下变频（DDC）芯片实现 对数字信号的再抽样；一种是使用 DSP 或 FPGA 编程实现 DDC 的功能。使用 DDC 芯 片的方式的好处是易于实现，不需要进行复 杂的算法的开发，例如使用 ADI 公司的 AD6645 芯片。但缺点是芯片内部 DDC 数 量有限，不易扩展。在有着 12 个载频的 WCDMA 信号中，一个芯片显然无法满足所 有需求。在这里我们使用 FPGA 来实现 DDC。这种方法虽然增加了软件开发难度， 却大大减少了硬件数量和成本，DDC 的数 量可以根据需要设定。而且 FPGA 还可以完 成其他的功能，更是便于对系统进行扩展。 我们使用 XILINX 公司的 SX35 系列产 品来完成我们的设计4。本设计支持 3 载波 的 WCDMA 信号。芯片内部完成 DDC 功能。其系统结构如图 3 所示：图 3 中频接收机数字部分结构图其中，DDC 是整个系统的核心，其结构框 图如下图所示。经过 IQ 两路数字信号通过 如下三个单元后，转变为最终的基带信号。图 4 DDC 原理图系统采用一个 34 抽头的 CIC 滤波器实现对 数字信号的大抽样率抽样，抽样倍数为 6 倍。 然后使用 FIR 滤波器实现 RRC（根升余弦 滤波器）脉冲成型滤波器并实现 2 倍采样， 最终完成整个下变频的功能。DDC 将 ADC 转换后的 92.16MHz 信号抽 样到带宽 为7.68MHz 的基带信号，即实现 12 倍抽样。图 5 CIC 滤波器响应曲线其中，FIR 滤波器采用 XILINX 公司的 内核，阶数 68，即完成了抗混叠功能，也补 偿了由 CIC 滤波器引起的带内幅度不平衡。使用 MATLAB 软件中的 REMEZ 函数 可以很方便的设计 FIR 滤波器。图 5 是使用 该函数得到的 FIR 滤波器的幅频相应曲线：图 6 FIR 滤波器幅频响应曲线系统延迟主要由各滤波器的抽头数和 CIC 的抽样系数决定，所以系统延迟可以由 计算得到。XILINX 公司为 DDC 系统为各 种滤波器都提供了模块化的设计，可以根据 需要改变滤波器的阶数，大大简化了设计。5. 结论基站数字接收机中各部分的设计需要 联合其他部分的设计综合考虑，需要一个系 统设计方法。且由于基站信号特殊的动态特 性，对硬件的要求更高，在器件的选型上要 兼顾成本和性能。FPGA 在成本上是一个很 好的选择。通过仿真可以看出使用 FPGA 的 接收机在数字信号处理能力和兼容性方面 都有很大的提高。特别是在 XILINX 公司提 供了基站设计的全套数字中频方案后，使得 设计起来更容易，扩展也更方便。参考文献1 Dan Terlep. 接收（RX）通道结构设计Z，MAXIM 公司技术资料. 2 3GPP TS 25.105 V4.0.0 “BS Radio transmission and Reception”3 张琰 龚朝华 桂洛宁 WCDMA 基站宽带数字中频接收机的设计与实现A，2003 年通信理论与信号处理年会论文集C , 2003 年4 David Hawke, Ed Hemphill, Michel Pecot, Jorge Seoane. High Density WCDMA Digital Front End ReferenceDesign (Xilinx Confidential)Z, Xilinx 公司参考设计The Design and Research of WCDMA IF ReceiverHuang Qiuyuan, Fu LeiDepartment of Information Engineering, Wuhan University of Technology, Hubei (430070)AbstractThe design studying the WCDMA basestation intermediate frequency receiver , the design procedureshaving analysed radio front-end of receiver detailedly, have been given to out the parameter what be needed in designing. And use FPGA of XILINX Company to realize the digital intermediate frequency part design.Keywords: WCDMA, IF receiver, FPGA.作者简介：黄秋元（1964-），男，湖北浠水，武汉理工大学信息工程学院副教授； 付雷 (1983-),男，安徽马鞍山，武汉理工大学信息工程学院硕士研究生。