集成电路中的器件结构

第3章 集成电路中的器件构造31 电学隔离的必要性和措施 第2章中给出了二极管、双极型晶体管和MOS场效应晶体管的截面剖图(见图214、图219和图231)。图中显示了这些器件的重要特性，但这种构造不能直接用于集成电路之中，在集成电路中它们的构造要复杂得多。 一块集成电路中具有百万以至千万个二极管、晶体管以及电阻、电容等元件，并且它们都是做在一种硅芯片上，即共有同一种硅片衬底。因此，如果不把它们在电学上一一隔离起来，那么各个元器件就会通过半导体衬底互相影响和干扰，以至整个芯片无法正常工作，这是集成电路设计和制造时一方面要考虑的问题。为此要引入隔离技术，然后在隔离的基本上根据电路规定把有关的各元器件端口连接起来，以实现电路的功能。 在现代集成电路技术中，一般采用如下两种电学隔离措施：通过反向PN结进行隔离；采用氧化物(二氧化硅)加以隔离。这两种措施能较好地实现直流隔离，其缺陷是都会增长芯片面积并引入附加的电容。 现以MOS管为例阐明反向PN结的隔离作用。如在一种硅片衬底上有两个N沟 MOS管，其构造与PN结的隔离作用见图31。 图3一l PN结隔离作用 在每个N沟MOS管的源与衬底之间加一负偏压或将两者直接短路后接地，就可避免电流流向衬底。同步由于两管的漏端总是处在正电压，漏与衬底结处在反向，沟道与衬底之间也形成一反向结，因此两个MOS管之间在电学上也就被隔离。 这是MOS场效应晶体管在构造上的一种固有长处，即可以运用MOS管自身的PN结实现隔离而不需增长新的PN结。对于双极型晶体管常采用氧化物隔离措施，即在形成三极管区域的四周构筑一隔离环，该隔离环为二氧化硅绝缘体，因而集成电路中的各个三极管之间，以及各三极管与其她元件(如电阻、电容等)之间是完全电隔离的。氧化物隔离的示意图见图32。图中有两个三极管，每个三极管四周被二氧化硅所包围，因而这两个三极管在电学上完全被隔离，其横截面图将示于33节中的图35。32二极管的构造 用于集成电路中的二极管，其制作环节和实际构造示于图33。 图3-3集成电路中二极管的制作环节 在集成电路中，规定二极管的两个引出端(P端和N端)必须在芯片的上方引出(而不是像图214那样，N端在下方引出)，此外还要考虑二极管与芯片中其她元器件的隔离。为此先在P型衬底材料上通过外延生长得到一层很薄的N型外延层(如图33(a)所示)，然后在指定的区域进行P型杂质扩散，形成N型“岛”(如图33(b)所示)，同步形成 PN结隔离区，二极管就在此N型“岛”内制作。再形成P型区(如图33(c)所示)，P型区与N型外延层形成PN结。最后形成N型区，N型区是为了得到与N型外延层的欧姆连接。由金属铝作为引出端的一种完整的二极管构造示于图33(d)。33双极型晶体管的构造 图219那种简朴的三极管构造是无法用于集成电路中的，如果有两个三极管同步制作在一种芯片上，那它们的收集极就相连了。为此要对这种三极管构造作重大的修改。 一方面是在三极管的下方形成一PN结，使收集极与衬底隔离。对于NPN三极管，采用P型硅片衬底。用外延生长措施先形成一薄的N型外延层，三极管自身就制作在这一薄外延层上。制作时先在指定的区域进行P型杂质扩散，形成P型基区；再在基区内指定的区域进行N型杂质扩散，形成N型发射区。其截面图见图34。 图3-4用PN结隔离三极管与衬底 另一方面是设法用氧化物(二氧化硅)把每一种三极管包围起来，将各个三极管在横向上互相隔离起来，这示于图35。 图3-5两个完全隔离的NPN三极管 但这样的构造仍然存在缺陷，由于收集极电流必须横向流过外延层才干达到收集极，而收集区有一种很大的串联电阻，因而三极管的电学特性很差。为了减小这一收集区电阻，必须增长两个N+型区。一种是称为“埋层”的N型层，它在外延层生长前就设法在 P型衬底上形成，其目的是减小收集区的横向电阻。另一种是在收集极接触处下面形成一N+型区，以减小收集极串联电阻，一般这一步是与N发射区同步形成的。具有埋层构造的NPN双极型晶体管见图36。 固然对于双极型晶体管也可以采用PN结环实现隔离，如图37所示。从图中可以看出，一种重掺杂的P+环环绕此NPN三极管，该P环始终进一步到P型衬底区，因而可 图3-6具有埋层构造的NPN双极型晶体管图3-7采用PN结环隔离的NPN双极型晶体管以同步实现横向和纵向的PN结隔离。但是PN结隔离环的宽度要比氧化物环宽，并且电容量也较大，因此近年来已不常使用。 另一种隔离技术称为槽隔离(trench isulation)。它是在三极管的四周通过腐蚀措施形成一种槽环，槽的内壁生长出一薄氧化层，再填充进多晶硅。此措施的长处是槽环所占面积较小，但制造工艺较复杂，成本较高，只在某些规定较高的电路中使用。 为减小尺寸而改善得到的较完善的三极管构造示于图38。在这种改善构造中，一方面在基区与收集区之间插入氧化层，以避免两者非常接近时的互相影响。该氧化层的存在还使基区与收集极区金属接触的位置不再规定非常严格的定位，从平面设计上，基区与发射区也可以延伸到P型基区的边沿，而不再需要留有间隙(与图36相比)。经改善后采用氧化物隔离的三极管尺寸可以不不小于10 m x10m。图3-8一种较完善的NPN双极型晶体管构造34 MoS场效应晶体管的构造341 场氧化层的作用 在31节中谈到，MOS管可以运用自身的PN结实现电学隔离。但如果在两个 MOS管之间有一金属导线通过，那就会形成一寄生MOS管，如图39所示。 该金属导线被觉得是此寄生MOS管的栅极，两端为源区和漏区。如果此寄生MOS管偶尔处在启动状态而引起了漏源电流，虽然这一电流很小也会使整个电路功能发生混乱。为了避免这一现象的发生，在各MOS管之间设法生长出一比较厚的二氧化硅层，使它们在横向上完全隔离，见图310。我们常称此二氧化硅层为场氧化层(field oxide layer)。这一较厚氧化层的存在，使寄生MOS管的阈值电压升高了。寄生MOS管的阈值电压可设计成高于电路中的电源电压，由于一般电路中金属导线上的电压不会不小于电源电压，因此此寄生MOS管就永远处在关闭状态，因而起到横向隔离作用。 MOS管自身所处的区域称为有效区，其四周为场氧化区。MOS管的漏极和源极的金属接触在有效区内，栅极的金属接触则可在有效区外，三者的金属连线在场氧化层上通过。一种完整的N沟MOS管构造的截面图和顶视图见图311。 图3一11 N沟MOS管构造的截面图和顶视图3。42 CMOS电路的构造 一种既涉及N沟MOS管又涉及P沟MOS管的电路称为互补型MOS电路(complementary MOS)，简称CMOS电路。为了使两种不同类型的MOS管做在同一硅片衬底上，就先要在硅衬底上形成一N阱(N-well)或P阱(P-well)。 现以N阱为例，P沟MOS管应设法制作在N阱中，而N沟MOS管则应直接制作在衬底上，如图312所示。 图312 N阱CMOS的原理图 如果在硅片衬底上先形成P阱，则N沟MOS管制作在P阱中，而P沟MOS管直接制作在衬底上。近代的cMOs电路也有采用双阱工艺的，即在衬底的高阻率的外延层上分别形成P阱和N阱，然后N沟MOS管和P沟MOS管就分别制作在P阱和N阱中。 采用场氢化屡隔离的CMOS电路构造示于图313。 图3-13采用场氧化层隔离的CMOS电路构造35电阻的构造 一般在集成电路中很少使用电阻，特别是在MOS电路中，虽然需要也用MOS管来替代。但在某些集成电路中，例如双极型电路中还需要采用电压与电流具有线性关系的电阻。 对于双极型电路中的电阻，它的制作过程可与双极型晶体管的制作同步进行，并运用双极型晶体管中的某一层来形成电阻，如图314所示。从图中可看出，这是运用NPN晶体管的P型基区扩散层作为电阻，由于P型层的电阻率比较易于得到所规定的电阻值(电阻值限于10 k如下)。在P型层的两端有该电阻的连接端(图中的A和B)。在纵向方向仍采用PN结隔离，横向方向则运用氧化物隔离。但这样得到的电阻，其电阻的绝对值较难以控制。为得到精确的电阻值，常运用多晶硅薄膜来制作电阻。该多晶硅薄膜是通过“淀积”措施沉积在二氧化硅的上面，其面积和厚度都需精确控制，因而工艺复杂度增长，一般只在特殊需要时才采用这一措施。 图3-14双极型电路中的电阻36电容的构造 集成电路中的电容可以运用反向偏置时的PN结电容来获得。但这样的电容，其电容量是反向偏压的函数，因而电容值会随电压而变化，比较好的措施是运用金属与扩散区、多晶硅与金属、两层多晶硅或两层金属之间形成的平行板电容来构成电容。一种运用金属与扩散区形成的平板电容示于图315。上电极为金属铝，下电极为扩散N层，两平板之间的介质为二氧化硅层。 图315金属与扩散区形成的电容 (a)工艺复合图； (b)横截面图 一般这种电容器所占面积较大，一种100 pF的电容在芯片上所占的面积往往要超过100个晶体管所占的面积，因而在集成电路中，实现电容的相对成本与用分立元件实现电容时的相对成本是不同的。一般地，在集成电路中，电容的成本要高于电阻，电阻的成本要高于晶体管，因此，在集成电路的设计中应尽量地避免采用电阻和电容此类元件。37接触孔、通孔和互连线为了使各类器件的端口可以被引出，在集成电路制造时需在表面的二氧化硅层上指定的位置处开出一种孔，这个孔称之为接触孔(contact)。这个孔位置处的硅被暴露出来后，直接淀积上金属层，使金属与硅直接接触形成欧姆接触。 另一种孔称为通孔(via)，用于多层金属连线之间的直接连通。它是在两层金属之间的绝缘层上开出一种孔，在淀积上一层金属连线时，使金属物进入孔中而使上下两层金属连线连接。 棒触孔与通孔的示意图见图316。 图3-16接触孔与通孔的示意图 集成电路中的互连线一般采用金属线，如铝线或具有少量硅的铝线，近年也采用铜来作为互连线。除了金属互连线外，有时也用多晶硅作为互连线，但因多晶硅的电阻率较高，因此只能作为短距离互连之用。 33 MOS电容 MOS电容分两类：一类是参与运算的专门制作的MOS电容，例如开关电容网络中的积分电容和等效电阻用电容，此类电容规定电容值相对精确而稳定；另一类是MOS管极间电容和寄生电容，此类电容越小越好，大了会影响电路的带宽、工作速度或导致运算误差。331用作单片电容器的Mos器件特性 专门使用MOs电容的器件相称于二端器件，如图312所示。其中，图312(a)为 MOS电容构造，多晶硅和N+扩散区构成电容器CAB的两极，二氧化硅(Si02)为绝缘层。图312(b)中，Cp为N+区与衬底之间的寄生电容。 图312单片MOS电容器构造a) 单片MOS电容器构造；(b)MOS电容模型 单位面积电容Cox为 r1 E01si02 h一、=-总的MOS电容为 CAB一吒L=CoAG (321)其中，Ac一L为MOS电容的面积，。为氧化层厚度。 例如，t。一100 nm，0ssio。=34610-1Fm，那么 Cox：346X_1再0-jIFm一34610一pF弘m2 10010。m 。 “因此，要获得一种C=346 pF的MOS电容，需要硅片面积为10m2，相称于25只晶体管的面积。由此可知，要获得一种比较大的MOS电容是比较困难的。332 MoS管的极间电容和寄生电容 MOS管的极间电容存在于4个端子中的任意两端之间，这些电容的存在影响了器件和电路的高频交流特性。如图313所示，这些电容涉及如下几部分： (1)栅极和沟道之间的氧化层电容C1CoxAG=CoxL。 (2)衬底和沟道之间的耗尽层电容C。 (3)多晶硅栅与源、漏之间交叠而形成的电容C3、C4。 (4)源、漏与衬底之间的结电容C5、C6。 图313 MOS管的栅电容及寄生电容 (口)构造图；(6)等效电路 对于栅电容C1，随着Uas从负向正变化，其电容的变化规律如图314所示。当Ucs为负时，将衬底中的空穴吸引到氧化层界面，我们称此处为“积累区”。随着Ucs负压变小，界面空穴密度下降，在氧化层下开始形成耗尽层，器件进入弱反型状态。总电容为Cox与cdep的串联电容，总电容减小。随着Ucs为正且进一步加大超过UTH时，器件进入强反型层状态，导电沟道浮现，Cox本不变。 例如，t。一100 nm，0ssio。=34610-1Fm，那么 Cox：346X_1再0-jIFm一34610一pF弘m2 10010。m 。 “因此，要获得一种C=346 pF的MOS电容，需要硅片面积为10m2，相称于25只晶体管的面积。由此可知，要获得一种比较大的MOS电容是比较困难的。332 MoS管的极间电容和寄生电容 MOS管的极间电容存在于4个端子中的任意两端之间，这些电容的存在影响了器件和电路的高频交流特性。如图313所示，这些电容涉及如下几部分： (1)栅极和沟道之间的氧化层电容C1CoxAG=CoxL。 (2)衬底和沟道之间的耗尽层电容C。 (3)多晶硅栅与源、漏之间交叠而形成的电容C3、C4。 (4)源、漏与衬底之间的结电容C5、C6。 图313 MOS管的栅电容及寄生电容 (口)构造图；(6)等效电路 对于栅电容C1，随着Uas从负向正变化，其电容的变化规律如图314所示。当Ucs为负时，将衬底中的空穴吸引到氧化层界面，我们称此处为“积累区”。随着Ucs负压变小，界面空穴密度下降，在氧化层下开始形成耗尽层，器件进入弱反型状态。总电容为Cox与cdep的串联电容，总电容减小。随着Ucs为正且进一步加大超过UTH时，器件进入强反型层状态，导电沟道浮现，Cox本不变。 图314 MOS栅电容与UGS关系曲线 为了减小电容，可将一种尺寸较大的管子改为两个尺寸较小的管子，并联成“折叠”构造，在W/L的状况下有助于减小结电容，如图315所示。 图3一15折叠”构造可减小结电容 (a)尺寸大的MOS管(b)折叠构造的MOS管 34 MOS管的Spice模型参数 目前许多数模混合计算机仿真软件的内核都是Spice。计算机仿真(模拟)的精度很大限度上取决于器件模型参数的精确性和算法的科学先进性。理解Spice模型参数的含义对于对的设计集成电路是十分重要的。表32给出MOS管的Spice重要模型参数的符号、含义和O5 dm工艺的参数典型值. t 典型值(0.5肛m工艺) 符号 单位 含 义 NMOS PMOS L gm沟道长度 W pm沟道宽度 AS、AD um2源、漏面积 PS、PD、PD m源、漏周长 RS、RD、RD 源、漏电阻 RSH 源、漏薄层电阻 CJ Fm。单位面积零偏衬底结电容(源漏结电容)O5610。O9410一。 MJ CJ公式中的幂指数 0.45 O5 cJSW Fm单位长度源漏侧壁结电容0.3510一“ MJSW CJSW中的幂指数 O2 O3 CGBO、CGSO、 CGDO Fm栅一衬底、栅一源、栅一漏交迭电容O410一。0.3100 IS A衬底结漏电流(源漏结) JS A/m2衬底结漏电流密度 110一。 O510一。 PB V源漏结内建电势 O9 O9 UTO V零偏阈值电压 O7 一O8 KP AV2互导系数(nCox) GAMMA v1/2体效应系数) O45 O4 ， LAMBDA V-1沟道调制系数() O1 O2 tox m 、栅氧化层厚度 9lO一0 910一。 LD m源漏侧扩散长度O0810一。O09lO一。 XJ m源漏PN结结深 PHI V表面态电势(2 IFl，终一费米能级) O9 O8 NSUB cm一3衬底掺杂浓度(NA、N。) 9104 510 NSS表面态密度 U0 cm2/V/S 沟道载流子迁移率(n、p) 350 100 TPG 一1 0栅材料类型 硅栅 铝栅