资源描述
项目制作多功能数字钟的设计与调试一、项目制作目的1. 了解并掌握多功能数字钟的设计、制作方法2. 掌握用仿真软件对多功能数字钟电路的仿真调试方法二、项目要求1. 设计电路应能完全满足项目题目的要求。2. 绘出多功能数字钟电路的逻辑图3. 完成多功能数字钟电路的仿真调试3. 完成多功能数字钟电路的模拟接线安装三、项目步骤(-)电路设计分析1. 方案论证数字钟实际上是一个对标准频率(1Hz)进行计数的计数电路。由于计数的起始时间不可 能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路。同时标准的1Hz时间信 号必须做到准确稳定，通常使用石英晶体振荡器电路构成。一个用来计“时”、“分”、“秒” 的数字钟，主要由六个部分组成。(1) 振荡器主要用来产生频率稳定的时间标准信号，以保证数字钟的走时准确及稳定。要产生稳定 的时标信号，一般采用石英晶体振荡器。现在使用的指针式电子钟或数字显示的电子钟都是 使用石英晶体振荡器电路。从数字钟精度考虑，晶体振荡器频率越高，计时的精度就愈高, 但这样会使分频器的级数增加。所以在确定频率时应当考虑这两方面的因素，然后再选定石 英晶体的具体型号。(2) 分频器振荡器产生的时标信号通常频率很高，为了得到1Hz的秒信号，需要对振荡器的输出信 号进行分频。分频器的级数和每级的分频次数要根据时标频率来定。例如，目前石英电子钟 多采用32768Hz的时标信号，将此信号经过十五级二分频即可得到周期为Is的“秒”信号, 电路原理如图4-79所示。也可以选用其他频率的时基信号，确定分频次数后再选择合适的 集成电路。（2） 24进制加法计数器参照图4-83的24进制计数电路，在仿真软件中构建24进制加法计数仿真电路如图4-94 所示。这是数字钟里的小时部分的仿真电路。仿真测试中调用了仿真软件中的1000Hz信号 源以加快调试速度。堂11U5DCD_HEXU4DCD_HEXU2AB ININABCDQQQQ111299RR7490N7490N7490N1kHz5 V1kHz5 V图4-94 24进制加法计数仿真电路同样要进行子电路的创建,创建方法同前，创建后的24进制加法计数器子电路如图4-95所示。U5U410?IQ8IQ910?106102102 101105108109106IQ2图4-95 24进制加法计数器子电路4. 仿真调试校时电路本例的校时电路设计较为简单，由两个开关K1和K2分别控制“时”和“分”的校时。仿真电路如图4-96所示。DCD.aixocD.aaxDCQ_WBU12AuiaUMDCD.IIXOOD.WBI9&79OMUTA分进校锚出柴Vio-Mey= A图4-96校时电路仿真也可以用子电路构成整个校时电路，如图4-97所示。可以看到，子电路的调用，使整个电路大大的简化。需要说明的是，子电路只是对仿真电路有用，对实际电路是无效的。IO4IO8U3U6U2DCD HEXDCD HEXX160CIO7_ 108 io7o10111012U5U4DCD HEX24C60CIO_ IO2_ IO3IO5 ioF 而一IO1 1012Key = A图4-97由子电路构成的校时电路仿真5 .仿真调试整点报时电路参照图4-84,在仿真软件中构建整点报时仿真电路如图4-98所示。G17A7420N G19A z 7410NU18A7404 NG20A-7404NG21ACC10V7420NG23AG22A7404 NG24AO7400NBJT NPN VIRTUAL7420NSONALERT吉 200 Hz图4-98整点报时仿真电路三.数字钟电路的仿真调试将各个部分电路组合在一起，就构成了数字钟的整体电路。如图4-99所示。经仿真测 试，满足设计技术指标的要求。图4-99数字钟的整体仿真电路四、注意事项1. 数字钟是电子电路设计中的一个典型应用，现在有很多的设计方法，本项目用的是 纯硬件的方式，实际电路的设计中不需要这样，纯硬件的电路调试困难，故障多，稳定性也 不好，原因主要是芯片元件的质量不易控制。所以更新的设计思想是用单片机、CPLD等可 以编程的方式来做数字钟。如果纯粹是做成数字钟产品的话，还有现成的大规模集成、多功能数字钟芯片可以选 用。2. 数字钟的外围电路有很多扩展，比如增加语音、音乐报时，增加温度显示等。3. 仿真软件不是绝对的，它只是设计者的一个好帮手而已，不是所有的硬件性能仿真 软件都能仿真出来，比如振荡器的脉冲信号，仿真出来的速度非常慢等。所以要了解仿真软 件的局限性，才能更好的利用它。五、项目考核项目：多功能数字钟的设计与调试班级姓名组号扣分记录得分项目配分考核要求评分细则仿真调试时钟振荡电路15分能正确仿真调试时钟振荡电路1 .不能正确调试出结果扣10分2.电路出现错误，每处扣5分仿真调试秒脉冲产生电路15分能正确仿真调试秒脉冲产生电路1. 不能正确调试出结果扣10分2. 电路出现错误，每处扣5分仿真调试计数器电路30分能正确仿真调试计数器电路1. 连接方法不正确，每处 扣5分2. 不能仿真调试出60进制电路，扣10分3. 不能仿真调试出24进制电路，扣10分4. 出现问题，不能调试，每次扣5分仿真调试校时电路 及整点报 时电路15分能正确仿真调试校时电路及整点报时电路1 .不能仿真调试出校时电 路，扣10分2.不能仿真调试出整点报 时电路，扣10分仿真调试数字钟整体电路15分能正确仿真调试数字钟整体电路1. 电路整体不能运行，故 障不能排除，扣10分2. 接线错误，每处扣5分安全文明操作10分(1) 安全用电，无人 为损坏仪器、元件 和设备；(2) 保持环境整洁， 秩序井然，操作习 惯良好；(3) 小组成员协作 和谐，态度正确；(4) 不迟到、早退、 旷课1. 违反操作规程.每次扣5分2. 工作场地不整洁.扣5分总分32768 Hz C图4-79秒信号产生电路(3) 计数器“秒，、“分气“时”分别为六十、六十、二十四进制的计数器。“秒”和“分”计数器 用两块十进制计数器来实现是很容易的，它们的个位为十进制，十位为六进制，这样符合人 们通常计数的习惯。“时”计数也用两块十进制集成块，只是做成二十四进制，上述计数器 均可用反馈清零法来实现。(4) 译码显示电路因本例计数全部采用十进制集成块，因而计数器的译码显示均采用BCD-七段译码器， 显示器采用共阴或共阳极的显示器。(5) 校时电路在刚开机接通电源时，由于“时”、“分”为任意值，所以需进行调整。“校时”电路的 基本原理是将“秒”信号直接引进“时”计数器，同时将“分”计数器置零，让“时”计数 器快速计数，在“时”的指示达到需要的数字后，切断“秒”信号。“校分”电路也按此方 法进行。(6) 整点报时电路数字钟一般都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报 时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音 提示。2. 方案实现(1) 时钟振荡电路时钟电路设计有多种设计方法，比如555多谐振荡器、模拟运放振荡器、石英晶体振荡 器等，其中555多谐振荡器调节方便，而石英晶体振荡器准确性最高。555多谐振荡器本书 前面内容己有介绍，下面介绍石英晶体振荡器的基本工作原理。石英晶体是构成振荡器的核心，它保证了时钟的走时准确及稳定。振荡器的稳定度和频 率的精准度决定了计时器的准确度。如图4-80所示为电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路,这个电 路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路；U2实现整形缓冲功能，将振 荡器输出的近似于正弦波的波形转换为较理想的方波;与石英晶体串联的微调电容C2可以 对振荡器频率做微量调节，从而在输出端得到较稳定的脉冲信号。电路中输出反馈电阻R1 为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。图4-80石英晶体振荡器原理图电容Cl、C2与晶体构成一个谐振电路，完成对振荡频率的控制功能，同时提供了一个 180相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频 率稳定性及准确性，从而保证了输出频率的稳定和准确。元器件中晶体XTAL的频率为32768Hz。由于石英晶体具有10_5107的稳定度，使得电 子钟准确度大为提高。从有关手册中，可查得Cl=30pF, C2可取与Cl相同的电容值。当要 求频率准确度和稳定度更高时，可将C2改为微调电容或者加入校正电容并采取温度补偿措 施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10M。较高的反馈电阻有利于 提高振荡频率的稳定性。非门电路可选74IIC00o(2) 秒脉冲产生电路本例中秒脉冲产生电路主要功能有两个：一是产生标准秒脉冲信号；二是可提供整点报 时所需要的高、低音频率信号。本例采用的555多谐振荡器产生IKHz信号，故想得到秒脉 冲需要将分频比设置为1000,正好选用三个十进制计数器，故采用3片74LS160实现。如 图4-81所示。图4-81 1000分频电路原理图(3) 计数器电路的设计根据图4-1数字电子钟的逻辑方框图可清楚知道，显示“时”、“分”、“秒”需要六片中规模计数器。其中，“秒”“分”计时各为60进制计数器,“时”位计时为24进制计数器,60进制计数器和24进制计数器都选用74LS90集成块来实现。实现的方法采用反馈清零法。60进制计数器“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成，如图4-82所示，采用两片中规模集成电路74LS90串接起来构成的 “秒”、“分”计数器。图4-82 60进制加法计数器由图4-82可知，U1是个位计数器，U1的QD作为十位计数器的进位信号，U2和与非门 组成六进制计数。74LS90是在CP信号的下降沿翻转计数，U2的QA和QC相与0101的下降 沿，作为“分”（“时”）计数器的输入信号。U2的输出0110高电平1分别送到计数器的R01、 R02端清零，74LS90内部的RO1和RO2与非后清零而使计数器归零，完成六进制计数。由此 可见U1和U2串联实现了六十进制计数。24进制计数器小时计数电路是由U1和U2组成的24进制计数电路，如图4-83所示。U5U5i id1000Hz 8V图4-83 24进制加法计数器由图4-83可看出，当“小时”的个位计数U2输入端送来第10个脉冲信号时，U2计数 器复零，输出端QD向“小时”的十位计数器U1输入进位信号，当第24个“时”（来自“分” 计数器输出的进位信号）脉冲到达时U2计数器的状态为“0100”, U1计数器的状态为“0010”, 此时“小时”的个位计数器输出端QC,和“小时”的十位计数器的QB输出为“1”。把它们 分别送到U1和U2计数器的清零端R01和R02,通过74LS90内部的R01和R02与非后清零, 计数器归零，完成24进制计数。（4）译码及显示电路显示器可用七段发光二极管来显示译码器输出的数字。若用74LS48译码器对应的显示 器是七段发光二极管共阴显示器，组成电路参见图3-29所示。在本例中采用的是4输入端 的BCD解码的七段显示器。（5）校时电路本例的校时电路设计较为简单，由两个开关K1和K2分别控制“时”和“分”的校时, 原理就是断开“分”和“时”计数电路的输入脉冲，而将秒脉冲信号接入，这样就加快了 “分” 和“时”计数电路的计数速度，达到调时的目的。该部分电路参见系统总图。（6）整点报时电路的设计本例中的整点报时电路要求每当“分”和“秒”计数器计到59分50秒时，便自动驱动 音响电路，在10s内自动发出五次鸣叫声。要求每隔Is叫一次，每次叫声持续Is,并且前 四声音调低，最后一声音调高，此时计数器正好为整点（0分0秒）。电路原理如图4-84所示，其中包括控制门电路和音响电路。+10VQa监r ec分十位CA秒十位 CC秒卜位02A秒个位2D秒个位500 HzG22图4-84整点报时电路原理图 控制门电路：根据要求，电路应在整点前10秒钟内开始报时，即当时间在59分50 秒到59分59秒期间时，报时电路产生报时控制信号。当“分”和“秒”计数器到59分50秒时,从59分50秒到59分59秒之间，只有“秒” 个位在计数，分十位、分个位和秒十位均保持不变（输出均为1）,分别对应十进制的5、9 和5,因此可将分计数器十位的QC和QA、个位的QD和QA及秒计数器十位的QC和QA相与, 从而产生报时控制信号，去控制门G21和门G23o在每小时的最后10秒钟内C=lo门G21输入端加有频率为1kHz的信号B,同时又受 2秒个位、Qa秒个位的控制，即=渺个位0秒个位8 ,只有在59秒时，B信号才可以通 过门G21；门G23的输入端加有频率为500Hz的信号A,同时又受。时个位、Q秒个位控制， 其输出Q = CQ。秒个位0秒个位A,即51、53、55、57秒时，A信号可通过G23,再经过与 非门G24,从而实现前四响为500Hz,后一响为1kHz,最后一响完毕正好整点。 音响电路：采用射极跟随器，推动喇叭发声。三极管基极串联1K限流电阻，是为了 防止电流过大烧坏喇叭。三极管选用3DG12o报时所需的1kHz和500Hz音频分别取自于前 面的多级分频电路。（二）电路组成及仿真调试1 .仿真调试时钟振荡电路这里对两种时钟振荡电路进行仿真，最后整个系统仿真选用的是555多谐振荡器电路。（1） 555多谐振荡器产生1kHz脉冲信号参照555多谐振荡器原理图自行取出555芯片和3个电阻、两个电容完成如图4-85所 示的电路，需要注意的是，Cf电容为抗干扰电容，设计电路前要根据相关频率计算公式计 算Rl、R2、C的具体取值并通过示波器的显示来进行微调。（有关555多谐振荡器的原理后续内容会有详细介绍，本项目由于需要用到秒脉冲信号，所以先用到该部分内容)555多谐振荡器产生1kHz的仿真波形图分别如图4-86所示。图4-85 555多谐振荡器仿真电路IKHz4； TimtChMWMi_AT,oooovChinrwl_l口 7T2T1 J_1 5 T# !IVnetaM ChWfMi AySo* ?3泠 WDrv*. Sent |5Xportioo |0Y2Y portion JOLaY 8| V；网 * B.，7 S :SLJot rTypt Slriy.Nor.jAtoftoAe图4-86多谐振荡器产生1kHz的仿真波形(2)石英晶体振荡器产生32768Hzo石英晶体振荡器电路如图4-87所不，是完全根据图4-80来完成的。非门米用CMOS非 门74HC04, C2电容可以加入一个微调电容，根据示波器上显示的波形来微调电容值。仿真波形图如图4-88所示。1图4-87石英晶体振荡器仿真电路XSC1图4-88石英晶体振荡器仿真波形2 .仿真调试秒脉冲产生电路本例中用到了 74LS160N和74LS161N芯片,其中，74LS160N是十进制计数器；74LS161N是4位二进制计数器，有关它们的具体功能，请自行查阅资料。需要注意的是，74LS160N和74LS161N在级联使用时一定注意两个使能端EP、ET的设置，只有两个均为高电平才能计数，当第三级控制时一定是第一级和第二级同时控制第三级, 如图4-89和图4-90所示，其中，第二级的EP和ET 一同由第一级的RCO控制，第三级的EP由第二级的RCO控制，而ET由第一级的RCO控制，这样保障了第三级的进位是前两个芯 片均计满溢出时。图4-89所示分频电路是给555多谐振荡器产生的IKHz分频使用的，图 4-90所示分频电路是给石英晶体振荡器产生的32768Hz分频使用的。3 .仿真调试计数器电路(1) 60进制加法计数器参照图4-82的60进制计数电路，在仿真软件中构建60进制加法计数仿真电路如图4-91 所示。这也是数字钟里的分和秒部分的仿真电路。仿真测试中调用了仿真软件中的1000Hz 信号源以加快调试速度。U5DCD HEXU3Ao=7400 N 进位输出端U17490 N1图4-91 60进制加法计数仿真电路为了减少数字钟整个电路构建时的复杂程度,本例在仿真电路的组成中采用子电路搭建 的方式。首先要进行子电路的创建，该功能类似于模块化某功能的电路。六十进制计数器子电路的创建。其具体的操是： 在Multisin平台上按住鼠标左键，拉出一个长方形，把用来组成子电路的那一部分 全部选定。 启动Place菜单中的Replace by Subcircuit,打开如图4-92所示的对话框。图 4-92 Subcircuit Name 对话框在其编辑栏内输入子电路名称，如60C,点击0K即得到如图4-93所示的子电路。U4U5DCD HEX图4-93 60进制加法计数器子电路
展开阅读全文