电子科技大学22春“电子信息工程”《EDA技术》平时作业（一）答案参考2

书山有路勤为径，学海无涯苦作舟！ 住在富人区的她电子科技大学22春“电子信息工程”EDA技术平时作业（一）答案参考一.综合考核(共50题)1.在VHDL中，()的数据传输是立即发生的，不存在任何延时的行为。A.信号B.常量C.数据D.变量参考答案：D2.关于VHDL中的数字，请找出以下数字中最大的一个：()。A.2#1111_1110B.#8#276C.#0#170D.#6#E#E1参考答案：A3.在VHDL语言中，下列对时钟边沿检测描述中，错误的是()。A.if clkevent and clk=1 thenB.if falling_edge(clk) thenC.if clkevent and clk=0 thenD.if clkstable and not clk=1 then参考答案：D4.提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为()。A.核B.核C.核D.不是参考答案：A5.传统电路设计思想是()。A.自下而上B.自外而里C.自上而下D.自里而外参考答案：A6.下列关于信号的说法不正确的是()。A.信号相当于器件内部的一个数据暂存节点B.信号的端口模式不必定义，它的数据既可以流进，也可以流出C.在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用D.信号在整个结构体内的任何地方都能适用参考答案：C7.“a=4b1100,b=4bx110”选出正确的运算结果()。A.a&b=0B.a&b=1C.b&a=xD.b&a=x参考答案：B8.在VHDL的端口声明语句中，用()声明端口为双向方向。A.INB.OUTC.INOUTD.BUFFER参考答案：C9.VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：()。A.IEEE库B.VITAL库C.STD库D.WORK工作库参考答案：D10.CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个()。A.PALB.GALC.FPGAD.EPROM参考答案：B11.一个完整的VHDL程序，至少应包括三个基本组成部分是()。A.实体、子程序、配置B.实体、结构体、配置、函数C.结构体、状态机、程序包和库D.实体、结构体、程序包和库参考答案：D12.一个设计实体可以拥有一个或多个()。A.实体B.结构体C.输入D.输出参考答案：B13.现场可编程门阵列的英文简称是()。A.FPGAB.PLAC.PALD.PLD参考答案：A14.2006年推出的Core2微处理器芯片的集成度达()万只晶体管。A.2亿3千B.2亿C.1亿D.5亿参考答案：A15.如果a=1，b=0，则逻辑表达式(a AND b) OR (NOT b AND a)的值是()。A.0B.1C.2D.不确定参考答案：B16.在VHDL中，用语句()表示检测clock的下降沿。A.clockEVENTB.clockEVENT AND clock=2C.clok=1D.clockEVENT AND clock=1参考答案：D17.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中，()是错误的。A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的D.综合是纯软件的转换过程，与器件硬件结构无关参考答案：D18.关于数组A的定义如下signal Abit_vector7 downto 0;那么，A“00110101”，A6 downto 5=()。A.00B.10C.01D.11参考答案：C19.EDA工具不包括()等模块。A.HDL综合器B.控制器C.适配器D.下载器参考答案：B20.如果A、B均为为std_logic_vector的数据类型，A的值为“100”，B的值为“011”，则BA的值为()。A.100011B.011100C.110011D.010011参考答案：B21.在以下四种语言中属于硬件描述语言的是()。A.DelphiB.VBC.VHDLD.VC参考答案：C22.下面关于信号和变量的比较，错误的是()。A.信号赋值可以有延迟时间B.变量赋值无时间延迟C.变量可以看作硬件的一根连线D.进程对信号敏感参考答案：C23.提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为()。A.软核B.硬核C.固核D.都不是参考答案：A24.变量是一种局部量，变量可在以下哪些位置进行定义?()A.process、architecture、entityB.process、function、procedureC.function、entity、packageD.entity、package、procedure参考答案：B25.在VHDL中，条件信号赋值语句WHEN_ELSE属于()语句。A.并行和顺序B.顺序C.并行D.任意参考答案：A26.MAX+PLUS II的设计文件不能直接保存在()。A.工程目录B.文件夹C.根目录D.U盘参考答案：C27.关于VHDL中的数字，请找出以下数字中最大的一个()。A.21111_1110B.8276C.0170D.6EE1参考答案：A28.下列关于元件例化语句的说法正确的是()。A.位置关联方式与顺序有关，名称关联方式与顺序有关B.位置关联方式与顺序有关，名称关联方式与顺序无关C.位置关联方式与顺序无关，名称关联方式与顺序有关D.位置关联方式与顺序无关，名称关联方式与顺序无关参考答案：B29.在VHDL中，100m属于()文字。A.整数B.以数制基数表示的C.实数D.物理量参考答案：D30.不符合1989VHDL标准的标识符是()。A.a_1_inB.a_in_2C.2_aD.asd_1参考答案：C31.不符合进程语句启动条件的是()。A.if语句B.wait语句C.敏感信号量D.wait语句或敏感信号量参考答案：A32.时间尺度定义为timescale 10ns/100ps，选择正确答案()。A.时间精度10nsB.时间单位100psC.时间精度100psD.时间精度不确定参考答案：C33.在VHDL中，IF语句中至少应有1个条件句，条件句必须由()表达式构成。A.BITB.STD_LOGICC.BOOLEAND.INTEGER参考答案：C34.Xilinx公司开发的开发软件为()。A.ISEB.ispDesignEXPERT系列C.QuartusD.Maxplus参考答案：A35.在VHDL中，可以用()表示数据或地址总线的名称。A.下标名B.段名C.总线名D.字符串参考答案：B36.EDA的中文含义是()。A.电子设计自动化B.计算机辅助计算C.计算机辅助教学D.计算机辅助制造参考答案：A37.使用Quartus工具团建修改设计元件符号，应采用()方式。A.图形编辑B.文本编辑C.符号编辑D.波形编辑参考答案：C38.基于下面技术的PLD器件中允许编程次数最多的是()。A.FLASHB.EEPROMC.PROMD.SRAM参考答案：D39.假设变量初值为：a=2，b=4，则以下程序执行后，a和b的值分别为()architecture rtl of example is begin process variable a，b：std_logic; begin a:=b;b:=a;end process;end rtl。A.2，2B.2，4C.4，2D.4，4参考答案：D40.以下不属于EDA技术的特点是()。A.用软件方式设计硬件B.用硬件方式设计软件C.设计过程中可仿真D.系统可现场编程参考答案：D41.下列关于信号的说法不正确的是()。A.信号相当于器件内部的一个数据暂存节点。B.信号的端口模式不必定义，它的数据既可以流进，也可以流出。C.在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。D.信号在整个结构体内的任何地方都能适用。参考答案：C42.MAXPLUSII中VHDL文件名必须和()名相同。A.项目、结构体B.实体、结构体C.项目、实体D.结构体参考答案：C43.VHDL语言中变量定义的位置是()。A.实体中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置参考答案：D44.VHDL的字符是以()括起来的数字、字母和符号。A.单引号B.双引号C.括号D.方括号参考答案：A45.MAXPLUS的文本文件类型是(后缀名)是()。A.*.scfB.*.vhdC.*.gdfD.*.sof参考答案：B46.已知“a=1b1;b=3b001;”那么a，b=()。A.4b0011B.3b001C.4b1001D.3b101参考答案：C47.下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的()。A.原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计B.原理图输入设计方法一般是一种自底向上的设计方法C.原理图输入设计方法无法对电路进行功能描述D.原理图输入设计方法不适合进行层次化设计参考答案：B48.执行MAX+PLUS II的()命令，可以为设计电路建立一个元件符号。A.create default symbolB.simulatorC.compilerD.timing analyzer参考答案：A49.进程中的信号赋值语句，其信号更新是()。A.按顺序完成B.比变量更快完成C.在进程的最后完成D.以上都不对参考答案：C50.一般把EDA技术的发展分为()个阶段。A.5B.4C.3D.2参考答案：C