大工计算机原理-第5章 存储器系统

Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.-author-date大工计算机原理-第5章 存储器系统大工计算机原理-第5章 存储器系统1存储容量、集成度、最大存储时间 是半导体存储器芯片的性能指标。2高速缓冲Cache由SRAM构成。我们常说内存是由 DRAM 构成。（静态Static RAM 快，省电，集成度低，相同容量体积较大，造价高，不需要刷新电路）（动态Dynamic RAM）3由2K1bit的芯片组成容量为4K8bit的存储器需要 16个 存储芯片。4外存储器包括 软盘、磁带、硬盘、光盘。5在多级存储体系结构中，Cache-主存结构主要用于解决 主存与CPU速度不匹配 的问题。6动态DRAM的特点之一是需要刷新电路、存取速度低于静态SRAM 。7.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是 Cache 存储器，它是由 SRAM 类型的芯片构成，而主存储器则是由 DRAM 类型的芯片构成。8将存储器与系统相连的译码片选方式有 线选法、部分地址译码法和 全地址译码 法。9微机系统中存储器通常被视为 Cache 、 主存（内存） 、辅存 三级结构。10.内存，通常和系统总线相连。外存，通过总线接口电路与系统总线相连。11. 存储器的容量有位容量和字节容量两种表示。12. 存储器的存取速度，可用存取时间和存储周期来衡量。越小越快。存取时间：CPU完成一次存储器读写操作所需要的时间。存储周期：连续两次独立的存储器操作所需要的最小时间间隔。13. 存取周期一般略大于存取时间。14. 存储器的可靠性用平均故障间隔时间MTBF来衡量。越长越可靠。15. 半导体存储器，一般由存储体、地址选择电路，输入输出电路和控制电路组成。16. 地址选择电路包括地址译码器和地址码寄存器。（译完的码，得有地方存呀！）17. 地址译码的方式有两种：单译码方式，双译码方式（或矩阵译码）单译码方式：只用一个译码器，每根线直接选中一个存储单元，选择线多，电路复杂。双译码方式：两个译码器，分别输出行地址RAS，列地址CAS。先行后列。18在一个项目或产品研制的过程中，通常采用 _ E2PROM 类型的存储芯片来存放待调试的程序。19.构成4KB的存储系统，需要（A）10244位8芯片=4KBA.10244位的芯片8片B.2K1位的芯片8片C.10248位的芯片2片D.16K1位的芯片4片20.设存储器的地址线为20条，存储单元为字节，使用全译码方式组成存储器，该系统构成最大容量需要64K1位的存储器芯片的数量是(D)220=1024KB=1024K8位1024K8位/(64K1位)128片A.16B.32C.64D.1283.已知一个SRAM芯片的容量为8K8，该芯片有1个片选信号引脚和1个读/写控制引脚，问该芯片至少有多少个引脚？地址线多少条?数据线多少条?还有什么信号线?答：8K88KB1013，即总计有13根地址线。另有8根数据线、1根电源线、1根地线。所以该芯片至少有25（=13+8+1+1+2）根引脚。4.巳知一个DRAM芯片外部引脚信号中有4条数据线，7条地址线，计算它的容量。答：27*4=1284bit（位），也可表示为64b（字节）5.组成8K字节的存储器，需要2564位的存储器芯片（B）。8K字节=810248位，除以2564位，结果：64A.32片B.64片C.16片D.50片6.某一SRAM芯片其容量为2KB，除电源和接地线之外，该芯片引线的最小数目是(D)2KB=211B=2118位，11根地址线，8位数据线，1电源，1地线,还需要1个片选信号引脚和1个读/写控制引脚，共计23根。但选片引脚是可以没有的(后面有介绍)！故最小数目22根！精典呀！A.24B.26C.20D.22 主存储器设计存储器的基本组织(1)与CPU的连接主要是：地址线、控制线、数据线 的连接。(2)多个芯片连接 例如：存储器容量为8K8，若选用2114芯片(1K4)，则需要：位扩展法，不需要选片。原始芯片是1位，扩展成8位。8K*8/8K*1=8片，总容量8KB213，所以需要地址线13根。数据位由1扩展到8，所以需要数据线8根。字扩展法，需要选片。原始芯片是16K位，设计目标64K。64K*8/16K*8=4片，总容量64KB216，所以需要地址线16根。需要数据线8根。4芯片22，2根选片。16根地址线中，14根(A0-A13)连接每块芯片，寻址16K；另外2根(A14-A15)用来选片，接译码器，输出线4根，选择4芯片。地址空间分配表例1： 有若干片1K8位的SRAM芯片，采用字扩展方法构成4KB存储器，问：(1) 需要多少片RAM芯片？(2) 该存储器需要多少地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。(4) 给出地址译码器的逻辑表达式。解：(1) 需要4K/1K = 4片SRAM芯片； (2) 存储器容量4KB，需要12条地址线212(3) 译码器的输出信号逻辑表达式为：例2：设有若干片256K8位的SRAM芯片，问：(1) 采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？(2) 该存储器需要多少字节地址位？(3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。解：(1) 该存储器需要2048K/256K = 8片SRAM芯片；238，需要3根选片。(2) 需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。218256K(3) 该存储器与CPU连接：不算第(3)小题，(1)(2)题肯定应该会了！我都会了！-