计算机组成原理课程设计报告

. . .电子信息学院实验报告书课程名：计算机组成原理 题目： 实验类别 验证 班级：学号：姓名：评语：实验态度：认真 一般 差 实验结果：正确 部分正确 错 实验理论：掌握 熟悉 了解 不懂 操作技能：强 一般 差 实验报告：好 一般 差 成绩： 指导教师： 曾宪文 批阅时间： 年 月 日目 录第一章实训任务概述21.1实训目的21.2 实训任务2第二章设计内容42.1 指令的执行流程4异或指令4读取指令42.1.3 ADD指令42.2 储存器42.3 运算器52.4 硬件系统5计算机硬件组成52.4.2 采用门电路设计一个8位的全加器电路62.4.3 定点补码加减法装置逻辑框图72.5 模型机综合实验72.5.2 转移实验7第三章图表格式83.1异或指令83.2 读取指令83.3ADD 指令93.4 储存器103.5 设计计算机运算器113.6 了解计算机硬件系统173.6.1 8位全加器173.6.2 定点补码加减法逻辑图173.7 运算器的逻辑组成及设计模型及综合实验18移位/取反实验183.7.2 转移实验20第四章个人总结224.1 主要结论224.2 对实训的认识22参考文献23致谢2411 / 11第一章 课设任务概述1.1课设目的通过本周的课设,使我们对计算机组成与体系结构这门课有一个更深入的了解。主要要了解计算机的硬件组成、微操作以及储存器中的地址变换等。将我们在课堂上所学的理论知识应用于实践。1.2 课设任务1、参考给出的或者课本上的计算机的硬件应有中断功能组成,写出完成下面给定的指令格式的指令的执行流程；1累加器内容完成异或运算异或 指令的指令格式操作码 DR SR2把一个内存单元中的内容读到所选择的一个累加器中。操作码DR SR以下五条机器指令为选做题目,给出指令执行流程选做要求：+1=红色题目编号：IN输入、ADD二进制加法、STA存数、OUT输出、JMP无条件转移,其指令格式如下：助记符机器指令码说明IN 0000 0000 INPUT DEVICE中的开关状态R0ADD addr 0001 0000 R0+addr R0STA addr 0010 0000 R0 addrOUT addr 0011 0000 addr BUSJMP addr 0100 0000 addrPC2、以下三道为选做题目选做要求：+1=红色题目编号某机器中,已知配有一个地址空间为16的ROM区域,现在用几个SRAM芯片8K8位形成一个16K16位的RAM区域,起始地址为2000H。假设SRAM芯片有CS和WE控制端,CPU地址总线A15A0 ,数据总线为D15D0 ,控制信号为R / W读 / 写,MREQ当存储器读或写时,该信号指示地址总线上的地址是有效的。要求：（1） 满足已知条件的存储器,画出地址码方案。2 画出ROM与RAM同CPU连接图。要求用128K16位的SRAM芯片设计512K16位的存储器,SRAM芯片有两个控制端：当 CS 有效时该片选中。当W/R=1时执行读操作,当W/R=0时执行写操作。用64K16位的EPROM芯片组成128K16位的只读存储器。试问：。 数据寄存器多少位？ 地址寄存器多少位？ 共需多少片EPROM?画出此存储器组成框图。某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片形成40K16位的RAM区域,起始地址为6000H,假定RAM芯片有和信号控制端。CPU的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/, ,要求：1 画出地址译码方案。2 将ROM与RAM同CPU连接。3、设计计算机运算器包括逻辑框图与指令系统,以及各指令的微程序流程图4、了解计算机的硬件系统。就计算机的某些硬件组成部分,说明对其认识。1采用门电路设计一个8位的全加器电路2定点补码加减法装置逻辑框图5、运算器的组成及设计模型机综合实验。第二章 设计内容2.1 指令的执行流程异或指令异或 指令的指令格式操作码 DR SRDR:数据寄存器 SR：源寄存器这条指令实现将目标寄存器DR的内容与源 寄存器SR的内容相异或并将结果存入目标寄存器DR的功能。 读取指令操作码DR SR把源寄存器SR中的内容读到目标寄存器DR中。2.1.3 ADD指令以下五条机器指令为选做题目,给出指令执行流程选做要求：+1=红色题目编号：IN输入、ADD二进制加法、STA存数、OUT输出、JMP无条件转移,其指令格式如下：助记符机器指令码说明ADD addr 0001 0000 R0+addr R02.2 储存器要求用128K16位的SRAM芯片设计512K16位的存储器,SRAM芯片有两个控制端：当 CS 有效时该片选中。当W/R=1时执行读操作,当W/R=0时执行写操作。用64K16位的EPROM芯片组成128K16位的只读存储器。试问：。 数据寄存器多少位？ 地址寄存器多少位？ 共需多少片EPROM?此存储器组成框图。2.3 运算器设计计算机运算器包括逻辑框图与指令系统,以及各指令的微程序流程图。指令系统是指计算机系统所有指令的集合,微程序是指实现一条机器指令功能的微指令序列,微指令是指实现一定操作功能的一组微命令,微命令对应着相应的微操作。这次课程设计我们设计了TRA、JIA、JIAN、YU、HUO等微指令。2.4 硬件系统计算机硬件组成了解计算机的硬件系统。就计算机的某些硬件组成部分,说明对其认识。答：构成计算机的一般有5大部分,分别为：运算器、控制器、储存器、输入设备和输出设备。运算器运算器用来实现算术运算和逻辑运算。主要由：算术逻辑单元ALU、累加器、状态寄存器、通用寄存器组等组成。算术逻辑运算单元ALU的基本功能为加、减、乘、除四则运算,与、或、非、异或等逻辑操作,以及移位、求补等操作。计算机运行时,运算器的操作和操作种类由控制器决定。运算器处理的数据来自存储器；处理后的结果数据通常送回存储器,或暂时寄存在运算器中。与Control Unit共同组成了CPU的核心部分。2控制器控制器根据指令的功能产生相应的控制信号,控制其它部分的工作以便实现指令的功能。主要由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成,它是发布命令的决策机构,即完成协调和指挥整个计算机系统的操作。控制器工作的实质就是解释程序,它每次从存储器读取一条指令,经过分析译码,产生一系列操纵计算机其他部分工作的控制信号操作命令,发想各个部件,控制各部件动作,是整个机器连续,有条不紊地运行。高级计算机中的控制器可以改变某些指令的顺序,以改善性能。对所有CPU而言,一个共同的关键部件是程序计数器,它是一个特殊的寄存器,记录着将要读取的下一条指令的存储器中的位置。3储存器存储器用来存放数据和程序。主要功能是存储程序和各种数据,并能在计算机运行过程中高速、自动地完成程序或数据的存取。存储器是具有记忆功能的设备,它采用具有两种稳定状态的物理器件来存储信息。这些器件也称为记忆元件。在计算机中采用只有两个数码0和1的二进制来表示数据。记忆元件的两种稳定状态分别表示为0和1。日常使用的十进制数必须转换成等值的二进制数才能存入存储器中。计算机中处理的各种字符,例如英文字母、运算符号等,也要转换成二进制代码才能存储和操作。4输入设备用于把原始数据和处理这些数据的程序输入到计算机中。是计算机与用户或其他设备通信的桥梁。输入设备是用户和计算机系统之间进行信息交换的主要装置之一。键盘,鼠标,摄像头,扫描仪,光笔,手写输入板,游戏杆,语音输入装置等都属于输入设备。输入设备InputDevice是人或外部与计算机进行交互的一种装置,用于把原始数据和处理这些数的程序输入到计算机中。计算机能够接收各种各样的数据,既可以是数值型的数据,也可以是各种非数值型的数据,如图形、图像、声音等都可以通过不同类型的输入设备输入到计算机中,进行存储、处理和输出。5输出设备用于数据的输出。是计算机的终端设备,用于接收计算机数据的输出显示、打印、声音、控制外围设备操作等。也是把各种计算结果数据或信息以数字、字符、图像、声音等形式表示出来。常见的有显示器、打印机、绘图仪、影像输出系统、语音输出系统、磁记录设备等。2.4.2 采用门电路设计一个8位的全加器电路图2.4.2.1 1位全加器输入输出AiBiCi-1SiCi0000000110010100110110010101011100111111Si=AiBiCi-1Ci=AiBi+Ci-12.4.3 定点补码加减法装置逻辑框图进行加减运算时,最少要有两个数据寄存器,存放加数和被加数。还要设置一个实现加法运算的全加器。运算结果通常放在被加数寄存器中,所以被加数寄存器又叫累加寄存器。定点补码加减法装置的逻辑框图如图3-3所示,其中A寄存器为累加寄存器,用于存放被加数或被减数以及运算结果；B寄存器为接收数据寄存器,用于接收由主存读出的数据,存放加数或减数；Q为加法器,实现加法运算。加法器的数据输入端有两个,分别接收A寄存器和B寄存器的数据,加法过程中相邻各位间的进位关系在内部已逐位连好,图-中未表示出来。加法器最低位之进位Cn+1单独引出,以便实现变补运算时,末位加1的需要。 加法器的B数据输入端用于在加法运算时送入B的值,由B寄存器的触发器Q端输出；在做减法运算时,实际上送入加法器的数据是B的反码,加法器末位再加1,即实现送入-B补码的要求,B的反码由B寄存器触发器之反向端引出。加法器的B输入端实际上是两路输入,由二选一的与或门实现。 在做加法运算时,加法装置需要3个控制信号,全加器Q有2个输入端,A输入端需要控制器送来AQ的信号,把A寄存器的内容送入Q,B输入端需要控制器送来BQ的信号,把B寄存器内容送入Q,加法结果存入A寄存器还需要QA的控制信号,才能完成加法运算。当然,这里假定A寄存器已经放入被加数,B寄存器已经放入加数。2.5 模型机综合实验2.5.1 实验数据：01H图2.5.1 移位/取反实验源程序2.5.2 转移实验实验数据：01H图2.5.2 转移实验源程序第三章 实现结果启动3.1异或指令PC-AR-ABUSDBUS-DR-IRPC+1-PC译码IR-AR-ABUSDUBS-DR-ALUALU-AC图3-1.异或指令启动3.2 读取指令PC-AR-ABUSDBUS-DR-IRPC+1-PC译码IR-AR-ABUSDUBS-DR-AC图3-2. 读取指令3.3ADD 指令启动PCARABUSDBUSDRIRPC+1PC译码或测试IRARABUS,DBUS-DR1,R0-DR2DR1-ALU,DR2-ALU,DR1+DR2-R0图3-3.ADD指令3.4 储存器1.存储器的总容量为：512k16位SRAM+128k16位=640K16位。 数据寄存器为16位 。2.因为210=1024k640k,所以地址寄存器为20位。3.所需EPROM芯片数为128K2B/=2设存储器地址空间分配如下：EPROM128KSRAM512KROM与RAM同CPU连接图：图3.4.1 ROM与RAM同CPU连接图3.5 设计计算机运算器图3.5.1 运算器逻辑框图图3.5.2 设计的指令图3.5.3 设计出的指令对应的微程序指令流程图：图3.5.4 TRA A,#*指令流程图图3.5.5、3.5.6 将立即数01H转入累加器A图3.5.7 JIA A,#*指令流程图图3.5.8、3.5.9 累加器A中的值加01H存入累加器A图3.5.10 JIAN A,#*指令流程图图3.5.11、3.5.12 累加器A中值减01H存入累加器A图3.5.13 YU A,#*指令流程图图3.5.14、3.5.15 累加器A中值和02H相与存入累加器A图3.5.16 HUO A,#*指令流程图图3.5.17、3.5.18 累加器A中值和03H相或存入累加器A3.6 了解计算机硬件系统3.6.1 8位全加器图3.6.1.1 8位全加器3.6.2 定点补码加减法逻辑图图3.6.2.1 定点补码加减法逻辑图3.7 运算器的逻辑组成及设计模型及综合实验移位/取反实验图3.7.1 程序运行跟踪结果图图3.7.2、3.7.3 立即数01H存入累加器A图3.7.4、3.7.5 不带进位右移累加器A图3.7.6、3.7.7 带进位左移累加器A图3.7.8、3.7.9 累加器A内容取反图3.7.10 输出累加器A内容3.7.2 转移实验图3.7.11程序运行跟踪结果图图3.7.12、3.7.13 立即数01H存入累加器图3.7.14、3.7.15 累加器减图3.7.16 累加器A减1图3.7.17、3.7.18 无进位且A=0跳到程序02地制,执行累加器A减1图3.7.19、3.7.20 有进位且A0跳到程序02地址,执行累加器A减1图3.7.21、3.7.22 无进位且A0无条件跳转到程序开始,执行立即数01H存入累加器A第四章 个人总结4.1 主要结论在这次的课程设计当中我们设计了解决存储器扩展,涉及计算机运算器,了解定点补码的基础理论知识。4.2 对实训的认识在本次课设中,让我对一部分的计算机内部元件的基本工作原理能够有更深的了解与认识,了解有关执行过程、存储器、运算器、硬件系统、微程序、微指令等知识的原理和流程。研究了有关计算机各个部件的功能和相应的关系及作用。必须一提的是在课设的过程中遇到了很多的困难,很多时候,我们都需要老师和更多的同学讲解帮助。在此,十分有必要向闫俊英老师和众多提供帮助的同学表示感谢。同时我们发现在有的时候很多知识在大家的互动下能够相互补充。本次实训遇到的困难很多,比较困难的事的是在做设计计算机运算器的问题上,虽然题目较明确的给出了对内容图表的要求,但是要做到真正的整体能够理解顺畅是很困难的,它牵扯到指令和CPU等章节的很多内容,相互交叉连贯。后来在答辩的时候也确切的暴露出了这个弱点,很多东西特别是细节方面是很大的弱项。通过这段的实训使我深刻明白了自己对有关计算机组成中很多东西理解十分的不透彻不连贯。不过也确实明白了很多以前没有明白的知识,对我来说是一次很大的知识补充。参考文献1 计算机组成原理主编 石磊,副主编 卫琳 石云 王战红,清华大学出版社, 20XX2月第三版。2计算机组成原理主编 白中英, 科学出版社,20XX1月第四版。3计算机组成原理主编 罗克露 ,副主编 雷航,廖建明,陆鑫,刘辉等,高等教育出版社,20XX7月第一版。 致 谢感谢学校提供的课设的机会,让我们在实践中培养动手能力；感谢曾老师在课设中给予的指导。