集成电路设计EDA工具实验指导书2010春季.doc

集成电路设计EDA工具实验指导书（试用版）编写：潘欣欣 艾娉婷审核：王东红 司玉娟吉林大学珠海学院电子信息系微电子学科教研组2009年9月学生实验守则一、 学生必须按照教学计划规定的时间，或预定的时间上实验课，不得迟到、早退或无故缺课。二、 必需遵守实验室的各项规章制度，服从实验教师的指导，保持室内整洁、卫生、安静、有序。实验室内不得吸烟、接打手机。三、 遵守操作规程，注意人身安全。未经教师允许不许动用与本实验无关的设备；凡因违犯操作规程，或擅自动用其他设备而造成损坏的，应按学校规定赔偿。四、 实验前必须认真阅读实验指导书，明确实验目的，理解实验原理，填写实验报告，课后要独立完成实验报告，并按时交给任课教师批阅。五、 实验完毕后应将计算机关机，搞好室内卫生，关好电门窗，经教师同意后方可离开实验室。目 录引 言1实验一 Linux 操作系统入门2实验二 Zeni设计系统入门及常用命令.4实验三 CMOS与非门电路原理图设计.21实验四 CMOS与非门电路原理图仿真实验五 CMOS与非门电路版图设计 29实验六 CMOS与非门版图验证1设计规则检查（DRC）实验七 CMOS与非门版图验证2版图与原理图一致性检查（LVS）.实验八 Zeni系统中的寄生参数提取（PE）及信号完整性分析（SI）引 言本实验是一门培养学生学生集成电路设计能力的专业实践课程，是现代集成电路设计的基础课程。通过学习半导体集成电路设计、半导体工艺为基础理论，将理论与实践相结合，培养学生分析能力和解决问题能力以及集成电路软件工具的使用，掌握微电子技术人员所需的基本理论和能力，为学生以后从事集成电路设计工作打下基础。本次实验课程的主要内容包括了解集成电路设计流程、工艺库命令文件、完成或非门最小化设计。本实验课程以课堂讲授和学生实际操作想结合的方式进行的。要求学生在完成预习报告、设计方案选择、及其设计验证，提交实验报告。成绩考核方式，按照出勤情况（10%）、预习课堂记分（40%）、报告成绩（50%）进行评定。希望同学们能珍惜这次学习机会，进一步完善自己的知识结构。实验一 LINUX 系统入门一、 实验目的熟悉LINUX操作系统的界面及常用命令。二、 实验内容1. Linux操作系统的界面。开启计算机，在显示如下登陆界面时，输入本实验室规定的相应的用户名及密码：Username：ic0xPassword：student回车即登录进入Linux操作系统的桌面。2. Linux系统的常用命令。（1）文件系统及文件管理类n cd 切换目录n cd .返回上一级目录n pwd显示当前工作目录n ls 列出目录内容n mkdir创建目录n rmdir 删除空目录n clear 清屏n cp复制文件n rm删除文件n mv 移动文件n exit 退出（2）vi 编辑器Vi是UNIX/Linux操作系统中最经典的文本编辑器，几乎所有的UNIX/Linux发行版本都提供这一编辑器。Vi是全屏幕文本编辑器，它只能编辑字符，不能对字体，段落等进行排版。Vi没有菜单，只有命令。n 启动vi的命令格式是: vi 文件名n 如果不指定文件名，或指定的文件名不存在，则新建一文本文件（未命名的或以指定文件名命名的）。n 如果指定文件存在，则打开指定文件进行编辑。输入文本指令：要输入文本必须首先将工作模式转换为文本编辑模式，在命令模式下键入i, I, a, A, o, O命令中的任意一个即可。此时在状态/命令区出现“-INSERT-”字样。 i 从当前的光标位置开始输入字符 I 光标移动到当前行的行首，开始输入字符 a 从当前光标的下一个位置，开始输入字符 A 光标移动到当前行的行尾，开始输入字符 o 在光标所在行之下新增一行 O 在光标所在行之上新增一行 n 最后行模式：在命令模式下，按:键进入最后行模式，此时vi会在屏幕的底部显示:符号作为最后行模式的提示符号，等待拥护输入相关命令。命令执行完毕之后，vi自动回到命令模式。n Esc 退出当前命令状态，光标所在的位置前开始插入文本；n u撤消恢复最后一次的文本修改: n w 文件名 保存为指定的文件 : q 退出vi : q! 不保存文件，直接推出vi : wq 存盘并退出vi（3）系统操作：n which 在变量中查找$PATH 设置的目录里查找符合条件的文件 n whois 查找并显示用户信息n reboot 重新启动n shutdown 关机n password 设置用户密码三、 实验操作练习在Linux系统进入和退出zeni设计系统操作步骤：建立目录student06/zeniworkmkdir student06/zeniwork 进入目录cd student06/zeniwork 显示路径 pwd2. 删除zeniwork目录 rm r zeniwork3复制文件 将spice.txt文件复制到当前student06工作目录 Cp spice.txt /student06/zeniwork4. 用vi 编辑器新建并编辑work.txt文本内容为自己的姓名与学号 Vi work.txt 键入 i,进入编辑状态 03060* 键入ESC退出编辑状态 实验二 Zeni设计系统入门及常用命令一. 实验目的熟悉Zeni设计系统，设计思路及常用命令的操作二. 实验内容1. Zeni设计系统的管理ZeniSE拥有Analog Simulation Deck（模拟仿真平台）。（1）启动软件1 进入工作目录/home/ic/student062 启动软件dm &（2）创建一个新的设计库1 在ZDMW中，LMB点击菜单栏选项FileNewLibrary2按照以下图所示，用以下信息填充New Library表格。Library Name: NANDIn Directory: /home/student06Technology :Attached To Library:INV/home/student06NANDINVOK键确认New Library form。(3) 建立新的单元视图 1. 在ZDMW中，RMB点击NAND库，在子菜单中选择“New Cellview”命令。2. 按照下图所示，用以下的信息填充New Cellview form。Library Name: NANDCell Name: nandView Type: schematicNANDnandschematicschematic OK键确认New Cellview form。原理图编辑器窗口(SEW)自动出现，同时新的原理图单元图建立。3 在ZDMW中，RMB点击NAND库，在子菜单中选择“New Cellview”命令。4 按照下图所示，用以下的信息填充New Cellview form。Library Name: NANDCell Name: nandView Name：layoutView Type: layoutNANDnandlayoutlayout OK键确认New Cellview form。原理图编辑器窗口(LEW)自动出现，同时新的版图单元图建立。(4)原理图编辑窗口中常用命令1 添加元件2 删除3 复制4 移动5 属性编辑6 2.3. 添加元器件并设参数值2.3.1 添加PMOS：在窗口横条菜单工具点击图标，或在Add Instance form中，在Instance Name这一栏里填入M0，然后按照如下信息完成表格里的参数列表。n BASE: vdd!n MODEL: Pchn W、L值根据各自设计而定。Nch 在Help下拉菜单里，点击Apply键，将光标移回SEW中。在SEW中任意一处点击LMB，将pmos3模型放入。添加NMOS,同上述操作一样，在横条菜单里选择图标，并且把弹出的Add instance菜单用以下信息填充。n Instance Name: M1n BASE: gnd!n MODEL: Nch n L:0.35n W:0.9将noms3模型放入SEW中。注意：由于Pmos 在spice .txt 模型文件中已经定义好的模型名称，所以注意引用模型名称与模型文件中的一致。24. LMB点击图标或点击AddWire通过LMB点击M0的漏区，然后移动光标至M1的漏区，将M0和M1的漏区连接起来，LMB点击M1的漏区，终止连线。以同样的方式，将M0和M1的栅连接起来。在移动光标的时候，可以发现，离光标最近的pin脚会出现一个黄色的小方块，按下ctrlLMB或shiftLMB键，可以将当前的连线捕获连接在该点栅。按下Esc键，可以取消Add Wire命令。2.4 添加输入输出端口：LMB（鼠标左键）点击 图标，或点击AddPin。输入端在Add Pin form中，将Pin的名称设为IN，将pin的方向设为Input。输出端，将Pin的名称设为OUT，将pin的方向设为Output。2.5在横条菜单中LMB点击vdd图标和接地图标，将它们放入合适的位置，并且将其与MOS的pin脚用连线连接起来。以上就完成了对反相器的原理图设计。26 LMB点击check Current Cellview，checkHierarchy对本层次原理图进行检查并保存。 DesignCheck and Save来检查原理图的错误，并且保存。 27 绘制符号图符号图是对原理图的一种表示形式，主要是构建层次化原理图简单化，符号图在原理图中能够直观的映像出其功能，特别是进行复杂原理图设计时，可以直接调用其符号，简单明了，快捷方便。点击Cellview Create From Cellview 创建新的sympol Cellview，left :指的是sympol的左侧，输入 in ，表明左侧可以输入端口，right表示右侧，输出端口 out。当红线边线框框没有的时候，可以选择addselection Box 。3 Zeni Schematic Editor中的仿真在这部分我们将在输入引脚上加入激励信号，同时使用spice3仿真器进行电路性能分析。最后，我们可以通过Zeni波形浏览器查看仿真后的波形。仿真方法一：3.1. 在输入引脚加入激励Step1：在Zeni SE窗口中，在横条菜单栏上用LMB点击图标。Step12：在如下图的Add Instance对话框中用以下的信息将空格填充。n Library Name：analogn Cell Name：vdcn View Name：symboln DC：5v完成电路图绘制，切记SAVE AND CHECK保存核查 Step3：添加仿真输入信号在横条菜单栏上用LMB点击图标。Step4：用以下信息填充Add Instance对话框。n Library Name: analogn Cell Name: vplusn View n Name: n symbol n Instance Name: V1n DC: 0n V1: 0vn V2: 5vn TD: 0n TR: 1nsn TF: 1nsn PW:20nsn PER: 40nsStep5：将vpulse与输入引脚“IN”连接起来。Step 6: check current CellviewStep 7：LMB点击 DesignCheck and save。如果出现任何错误，必须在仿真前进行修改。3.2. 设置仿真环境 Step 8. 在SE窗口，点击OptionToolsTools Option表格出现。Step 9. 在ZENI 中提供了Synopsys Hspice 、Berkeley SPICE3 、Cadence Spectre、 Silvaco SmartSpice 、SIMetrix多种仿真工具的平滑接口；并提供了开放源代码SPICE3仿真工具。下面我门用SPICE3仿真工具对倒相器原理图进行仿真。图形如下所示：Step 10. Ok键确认该表格。Step 11. 由于每个仿真器都只接受其自身规定的网表类型， 根据你所使用的仿真器，点击OptionExport FormatNetlist来配置网表类型。对于spice3，我们将按照下图配置网表表格。Step 11. OK键确认Export Format表格。Step 12. 点击ToolsAnalog Simulution Deck，弹出对话框，执行菜单命令Settings-Simulator Setup,弹出对话筐的底部Spice3命令行为“CMDspice3 b r%W%N”,单击OK键，仿真工具已设置为Spice3。Step 13. 双击model setup 输入模型文件“/zeni/v4627/lib/analog/model/spice/current/spice3.txt”Step 14 双击 simulus Setup 前面的小三角，三角标向下旋转，便可看见ZENI工具已经识别出的原理图中端口In、 vdd、gnd，在原理图中我们已经加载了激励和电源，所以这里就不用加了。如果在原理图中没有加电源和激励，我们就要加载激励和电源。Step 15. 鼠标双击Analysis Setup,弹出Add Analysis Setup的对话框；分别设置Step、 Stop 、Start的参数，如下：10ns 50ns 0nsStep 16 在 Analog Simulution Deck对话框中，执行菜单命令Settings-options ,去掉enable global power 的选项，点击OK，退出。Step 17 在 Analog Simulution Deck对话框中，执行菜单命令Simulutionview final netlist 查看生成的.spi文件。Step 18 单击Analog Simulution Deck对话框中, 便运行仿真，仿真后自动生成后缀名为.spi, .raw文件。输出的.spi 为加激励的spice3网表文件，.raw为spice仿真后的结果波形文件。（没有出现波形文件可以通过设计管理图（DM）中，执行菜单命令ToolsWaveform Viewer, 弹出Zeni 工具的波形显示工具。通过FileOpen 或快捷图形，file of type 选为SPICE raw Waveform file 将仿真后的波形文件读到波形显示器中。如图所示：）在该窗口中，LMB点击FileOpen Plot，打开file“inv.raw”波形文件。Step 19. LMB点击SignalAdd/Delete Signals将有价值的信号放入组单中。Step 20.OK键确认Add/Delete Signals form。Step 21 在Waveform Viewer 表格中，可以看到两个交叠的信号。LMB点击OptionCustomAnalog Signal，开启Stack选项，将交叠的信号分开。仿真结束。三、实验报告原理图的输出，选择Design print ,注意color 选项选择Mono,可修改文件地址以及文件名，点击OK完成原理图的输出。或者键入PRScm,印屏幕。要求测量反相器上升时间和下降时间，记录延时时间。实验三 CMOS与非门原理图的设计一、 实验目的：1. 了解CMOS与非门原理及原理图的设计过程2. 熟悉Zeni SE原理图编辑窗口的操作命令二、实验内容1 LMB点击DM窗口中NAND库，打开schematic视图，原理图编辑窗口出现，窗口主要有三部分。图标菜单：位于左侧，列出了一些常见的命令的图标，要查看图标所代表的指令，只需要将鼠标滑动到想要查看的图标上，图标下方即会显示出相应的指令。菜单栏： 位于视图上部，包含编辑版图的各个指令，并按照相应类别进行分类，通常叫作下拉菜单。状态显示栏：位于版图的底部，显示坐标、当前编辑指令等状态信息。2如下图所示，建立CMOS与非门原理图。3器件参数，如下图所示PMOS NMOS：下面列举出一些常见的指令，及相应的快捷键举例如下：Zoom In ：放大Zoom out by 2：缩小2倍Save ：保存编辑Delete：删除编辑Undo ：取消编辑Redo：恢复编辑 Move ; 移动(m)Stretch : 伸缩Rectangle：编辑矩阵图形Ploygon ：编辑多边形图形Merge: 图形结合Smash : 打散 各层次都分开。在版图视窗的左侧还有一个Layer 层选择窗口,其功能：可以选择所编辑的图形所在的层次；可选择那些层次可以编辑；可选择哪些层次可以看到。1.3参考版图设计INV掩膜版图如左侧：倒向器由一个Pmos 和Nmos 管组成。进入视图后，1）创建视图为cont的版图：Step1：点击optionGenericDisplay, 显示其网格大小，及其单位，鼠标移动的距离。参考设置修改如下。Type :dotMajor Step: 5Minor Step： 0.100X Sapcing： 0.05Y Sapcing ：0.05Aperture :：0.05保存并退出option对话框。Step2: ctrl Z 放大画布 shift Z：缩小画布，在Layerout 窗口选择Cont 层，然后点击Layer视图上方正方块图标 或按快捷键b或者点击CreateRectangle画图命令，根据DRC规则文件要求Cont最小边长长度为0.2um。可以从坐标（0.4,0.4）到（0.6,0.6）处绘制一个长方形。当前光标的坐标在版图编辑窗口的右下角处显示，dx为x轴移动的差值。Step3:在窗口中，首先选中该矩形，然后LMB点击AdvancedResize，出现Resize表格。照以下图形填充表格，OK键确认Resize表图层“met1.dwg”就自动创建了，按照围绕图层cnt.dwg扩大0.2微米的尺寸，生成金属层。Step4：在layer窗口中选择oxide层，然后从（0.2，0.2）到（0.8，0.8）画方形薄氧区，画完之后按Esc退出命令。Step5: 再画一个与metl1 层相同的Pimp层作为P型扩散区。（注意有源区，由离子掺杂与薄氧化层组成）Step6: 测量画图尺寸，LMB点击ToolRuler或点击 图标，从原点出发绘出坐标系，按下Esc键终止该命令。即 ct_pdiff 版图生成。同理: 当画ct_ndiff 的时候，只需要将pimp层改成nimp层。2) Pmos版图Step1： 创建Pmos单元视图。Step2 : 选择oxide层，画出长为4.8 um,6um 的层次。调整图形时候，可以点击Stretch,图像拉伸。Step3： 画P+ 掺杂区，选中oxide方框，选择AdvancedResize ,生成比oxide层扩大0.6um Pdiff。Step4： 画n 阱区，在画P有源区层基础上，生成扩大0.6 um的nwell层。（n阱的薄氧层）Step5： PMOS栅极，选用poly层，点击LMB点击CreatePath或点击 图标，或者快捷键p，出现一个Create Path表格（如果表格没有出现，按下F3键来激活，或者，开启选项，OptionsGenericEditorAuto Popup Form 自动弹出菜单）。中心画宽度为0.6。调整长度，使之伸出oxide框的0.6um，双击结束。Step6： 画接触孔Cont,调用我们之前画好的，LMB点击CreateInstance或点击 图标，或者点击快捷键i，出现Create Instance表格。图形旋转，可以使用快捷键r。 查看调用的图，curlt f 可显示插入的图形。3 ) NMOS版图同Pmos版图一样，只不过不需要画n阱，版图默认衬底是P衬底。Step1：先画氧化层，在layer 层次上选oxide，画长宽为4.8，0.6长方形。Step2：画Nimp层，点击选中oxide方框，选择AdvancedResize ,添加Nimp.dwg层, 生成比oxide层扩大0.6um ndiff。Step3: 画栅极，选中Poly层，添加path, width 0.6um,修改后，点击Apply确认，双击结束命令。4 ) INV 版图Inv 可以通过调用已经画好PMOS NMOS的版图形式来完成。Step1 ：快捷键i，添加调用pmos，noms单元layout视图，使用ctrl-f 来查看内部版图。Step2 : poly层作为栅极，连接pmos,nmos版图的栅极， 利用标尺来确定两个单元视图之间最小距离为3um。Step3：栅极作为输入端口，与metl1 用cont 连接，如果输入端的信号是由金属二端口输入的，那么金属二与金属一之间用via方孔连接。Step4：选用metl1层连接pmos,nmos漏极,作为信号输出端，假设该输出信号将由金属2引出，同step3 步骤一样。Step5：画电源（vdd）和地(gnd)。Pmos的源极用线宽1.5um金属1接电源，Nmos的漏极用金属1宽度1.5um接地。在画电源和地线时，宽度要宽一些。Step6：pmos 基极接电源，即阱要接电源；noms基极接地，即p衬底接地。保存，版图绘制完毕。三 、实验报告1.熟悉版图设计流程2.版图层次设计3.按照要求完成INV反相器的版图设计4.熟悉ZENI layout版图设计思考题：为什么一个标准的倒相器中的P管的宽长比要比N管的大？实验四 INV版图DRC检测一、 实验目的1 版图设计规则（DRC）检测2.熟悉IC制造工艺文件二、 实验内容1. 通过用户界面运行DRC版图设计规则检查（ DRC）：最小线宽、最小图形间距、最小接触孔尺寸、栅和源漏区的最小交叠等DRC 关于设计规则，包括逻辑要求，大小要求，空间要求的检测，生成.rpt文件。“prvrulecontent”1. LMB点击OptionsGeneric command，将VeryfiyWorking Path中的地址修改为“/student06”，或使用“Browse”来设置任意你想要的目录，即设置你工作路径。图像如下所示。.OK并保存选项表格。2. LMB点击VerifyLayout Verification，出现一个Layout Verification表格。3. 在其中的“Tool”这个下拉菜单里选择“Zeni Veri”。 4. 用“/zeni/v4627/demo/tutorial/PLL_demo/inv.drc”填写在Command field（命令区）。5. 用户也可以点击“Edit”按钮来浏览命令文件。6. 确认Layout Verification表格的内容如下图所示。7. 点击OK，启动DRC作业。Background按钮可以使DRC作业以后台方式运行。对于更大型的DRC作业，这一点对于在等待DRC运行的时候，同时做其他任务是很有用的。“Load Report Automatically”（自动加载报告）按钮可以在DRC作业完成的时候自动调出DRC的结果。如果没有开启这一功能，用户可以在DRC作业完成的时候，通过点击VerifyLoad Report来查看DRC结果。8. Zterm-ldc表格出现。 关闭Zterm。2 浏览检查DRC违规1. 如果Load Report Automatically选项没有开启，点击VerifyLoad Report来调出DRC违规报告。注意，DRC结果文件“inv.rpt”保存在用户自定义的工作路径中。这种情况下，文件保存在“/student06”目录下。确认File Type（文件类型）是Zeni Veri，然后点击OK键，确认加载DRC错误。如下图：2. LMB点击ToolsBrowse Marker，出现Browse Marker表格。3. 表格被分为两半。左半部分列出了验证工具，也就是说，Zeni可以调用其他EDA验证工具的DRC结果，比如Dracula，Calibre和Hercules。右半部分列出了所有的DRC违规，用验证工具列出在左侧。这种情况下，只有一个DRC违规。4. 对于用户来说，将Browse Marker表格移至屏幕的右下角，将可以浏览整个版图的完整界面而不被阻挡。5. LMB点击DRC违规“EXT MET1 LT 0.50 OUTPUT err901”，相应的DRC错误就以白色标记的方式显示在版图编辑窗口中。如下图所示。该DRC违规意味着两个met1.dwg图层的外部间距小于了0.50微米。现在，在这个版图中，间距为0.4微米。因此，用户需要通过移动mpoly单元和m1m2单元的引用块阵列来拉大间距。 将mpoly和m1m2单元的引用块阵列向左侧移动0.1微米。下图显示了两个met1.dwg图层的间距。6. 保存版图，重新运行DRC，可以发现，DRC结果中，没有DRC违规的报告了。在这部分中，我们学会了使用ZeniDRC工具来运行DRC检查，显示和检查DRC找到的版图错误。三、实验报告1、熟悉ZENI工具平台2、熟悉DRC工艺文件命令、查看检测结果并修改3、心得体会及其其他实验五 LVS版图原理图一致性检查一、实验目的版图对原理图验证（Layout-Versus-Schematic, LVS）用于将在原理图中提取和仿真的电路和在版图中提取的电路进行对比。二、 实验内容及步骤 INV版图检查Zeni工具首先在版图中进行电路提取。版图首先被检查，然后器件的结构和相互间的连接关系就被定义出来。据此，就产生了代表版图中电路的网表。第二个网表是由原理图产生的。如果这两个网表在进行对比的时候有任何差异，Zeni工具将会检查并显示出来，进行错误的修改。将利用交互式LVS进行反相器版图和原理图间的同构比较。同时，采用LVS Debugger-LDX进行查找和显示LVS错误。1. 进入工作目录2. dm &3. 出现ZDM窗口。4. 在ZDM窗口中，从左到右依次点击：INV1inv1layout（双击打开版图界面）5. 打开原理图界面“inv1.schematic”。6. LMB点击OptionsExport FormatNetlist. 将选项“Ground As 0”关闭，并且打开“Global Net Support”。关闭“Flat Netlist”。如下图所示。7. OK确认表格。8. LMB点击ToolsExport Netlist。如下图，将出现的表格填好。9. OK键确认表格。cdl网表就在一个文本编辑窗口中创建了。关闭该窗口。通过用户界面运行LVS10. 打开界面“INV1.inv.layout”。（跳过这一步，如果该页面已经被开启了）11. LMB点击OptionsGeneric command，将VerifyWorking Path中的路径修改为“/tmp”或使用“Browse”来设置为你需要的任意路径(一般会设置你的当前的工作路径 home/icxx /student06）。如下图所示：12. OK确认选项表格。13. LMB点击VerifyLayout Verification，出现Layout Verification表格。14. 在Tool下拉菜单中选择Zeni Veri。15. 将Command file用“$Zeni-install-path/demo/tutorial/INV_demo/inv.lvs”填写，其中，$Zeni-install-path是Zeni的安装路径(路径同。16. 可以点击编辑键来浏览和修改命令文件。17. 开启“Custom Opertations”。18. 在LVS选项卡中分别键入“inv”和“/tmp/inv.cdl”。如下图所示。19. OK键确认表格。20. Zterm-ldc表格如下图所示21. 在表格末尾，可以发现类似下图的文本，意味着两个网表是同构的。22. 如果有错误。查看错误 LMB点击Verify-LVS Debugger。出现LDX表格，在Error File 中填写lvsprt.lvs,点击Load。如果有错误，错误就会显示出来。 用MMB分别点击“Schematic Node”（原理图节点）和Layout Node中的节点“5”，出现一个激活菜单，选择菜单中的“Show Node”（显示节点），于是两个从原理图界面和版图界面中提取的拓朴结构示意图就出现了，如下图所示左侧的拓朴结构图是从原理图中提取出来的，右侧的另一个结构图是从版图中提取出来的。对比这两个图形，可以清楚的看出来，右侧结构图中缺失了一个NMOS，因为连接PMOS和NMOS的栅的连线缺失了。 出现错误也可以在原理图和版图中显示，用MMB分别点击Schematic Node和Layout Node中的节点5，选择激活菜单中的“Show Error”，原理图界面和版图界面就将自动打开，每个界面上都有错误标记。三、 实验报告1、 熟悉工艺文件命令2、 zeni 平台上检查版图正确性3、 心得体会及其他