资源描述
数字前端和后端设计工程师需要具备什么能力2009-12-12 17:59:47标签：数字前端后端休闲职场作者:陈涛 时间:2007-11-17 00:11有不少人问这个问题，以前介绍过，好像丢了，在此一起回复精通verilog(包括2001)的编程，仿真，测试充分掌握逻辑综合和时序分析理解前端经常使用的各种库的格式和内容，比如.v, .lib了解某个应用领域的知识学会使用FPGA测试代码具备DFT的基本概念熟悉后端流程，(IO plan, floorplan, power flan, place, CTS, route)熟练掌握一种后端工具的使用学会如何使用工具分析功耗及其对设计的影响，(static/dynamic IR-drop, EM等)学会使用工具分析和解决cross talk问题精通时序分析理解后端常用库和文件的格式，内容，生成和转换，比如: .lib, spice, lef, def精通一种unix script语言，现在大多用perl，也可以用awk。(TCL不是unix script语言，但是也一定要会)十分了解circuit design及其工具 (为DRC/LVS准备的)具备DFT的基本概念了解package design的种类和过程一个优秀的后端工程师要能够在复杂的结果中，识别出问题的真假，比如时序上的违反，找出解决问题或者防止问题发生的方法，然后灵活有效地使用工具来达到你的要求。作者:china_soc 时间:2007-12-20 17:26也来说两句前端工程师:初陈版主说的外,前端工程师还可以考虑掌握:掌握系统的划分:功能定义,资源分析,结构划分等体系结构上的知识.掌握关于低功耗,高速度,低面积相关的设计理念熟悉或掌握系统仿真平台的搭建:前仿真,后仿真和atpg仿真等仿真平台的扩充性和兼容性的知识,仿真一定是一大块了.熟悉或掌握集成电路前后端设计流程:前端和后端设计接口及影响和前后端工具的接口及影响除.lib,.v外还应掌握,SDF/SPEF/DSPF/RSPF等数据结构熟悉或掌握你所有用的厂家工艺的工艺特性.掌握形式验证工具.掌握静态时序分析工具的使用:比如如何保证你利用静态时序分析分析通过的设计,流片回来时序一定正确.掌握perl语言,shell,makefile语言
展开阅读全文