QuartusII工程文件的后缀含义.doc

Quartus II工程文件的后缀含义File TypeExtensionAHDL Include File.incATOM Netlist File.atmBlock Design File.bdfBlock Symbol File.bsfBSDL file.bsdChain Description File.cdfComma-Separated Value File.csvComponent Declaration File.cmpCompressed Vector Waveform. File.cvwfConversion Setup File.cofCross-Reference File.xrfdatabase files.cdb, .hdb, .rdb, .tdbDSP Block Region File.macrEDIF Input File.edf, .edif, .ednGlobal Clock File.gclkGraphic Design File.gdfHardCopy files.datasheet, .sdo, .tcl, .voHexadecimal (Intel-Format) File.hexHexadecimal (Intel-Format) Output File.hexoutHSPICE Simulation Deck File.spHTML-Format Report File.htmI/O Pin State File.ipsIBIS Output File.ibsIn System Configuration File.iscJam Byte Code File.jbcJam File.jamJTAG Indirect Configuration File.jicLibrary Mapping File.lmfLicense Filelicense.datLogic Analyzer Interface File.laiMemory Initialization File.mifMemory Map File.mapPartMiner edaXML-Format File.xmlPin-Out File.pinplacement constraints file.apcProgrammer Object File.pofprogramming files.cdf, .cofQMSG File.qmsgQuartus II Archive File.qarQuartus II Archive Log File.qarlogQuartus User-Defined Device File.qudQuartus II Default Settings File.qdfQuartus II Exported Partition File.qxpQuartus II Project File.qpfQuartus II Settings File.qsfQuartus II Workspace File.qwsRAM Initialization File.rifRaw Binary File.rbfRaw Programming Data File.rpdRouting Constraints File.rcfSignal Activity File.safSignalTap II File.stpSimulator Channel File.scfSRAM Object File.sofStandard Delay Format Output File.sdoSymbol File.symSynopsys Design Constraints File.sdcTab-Separated Value File.txtTabular Text File.ttfTcl Script. File.tclText Design File.tdfText-Format Report File.rptText-Format Timing Summary File.tan.summaryTiming Analysis Output File.taoToken Fileted.tokVector File.vecVector Table Output File.tblvector source files.tbl,.vwf,.vecVector Waveform. File.vwfVerilog Design File.v,.vh,.verilog,.vlgVerilog Output File.voVerilog Quartus Mapping File.vqmVerilog Test Bench File.vtValue Change Dump File.vcdversion-compatible database files.atm,.hdbx,.rcf,.xmlVHDL Design File.vhd,.vhdlVHDL Output File.vhoVHDL Test Bench File.vhtXML files.cof,.stp,.xmlwaveform. files.scf,.stp,.tbl,.vec,.vwf上面这些文件可以分为五类： 1.编译必需的文件：设计文件（.gdf、.bdf、EDIF输入文件、.tdf、verilog设计文件、.vqm、.vt、VHDL设计文件、. vht）、存储器初始化文件（.mif、.rif、.hex）、配置文件（.qsf、.tcl）、工程文件（.qpf）。 2.编译过程中生成的中间文件（.eqn文件和db目录下的所有文件） 3.编译结束后生成的报告文件（.rpt、.qsmg等） 4.根据个人使用习惯生成的界面配置文件（.qws等） 5.编程文件（.sof、.pof、.ttf等） 上面分类中的第一类文件是一定要保留的；第二类文件在编译过程中会根据第一类文件生成，不需要保留；第三类文件会根据第一类文件的改变而变化，反映了编译后的结果，可以视需要保留；第四类文件保存了个人使用偏好，也可以视需要保留；第五类文件是编译的结果，一定要保留。 在使用版本控制工具时，我通常保留第一类、第三类和第五类文件。但是第三类文件通常很少被反复使用。 所以，为了维护一个最小工程，第一类和第五类文件是一定要保留的。 此外，当一个项目的设置内容需要转移给另一个项目时，例如引脚分配信息，需要转移.tcl FPGA学习点滴积累1. 不能在多个always模块，对同一变量赋值2. xx 这个XX是个相对的值，而不是一个绝对的值3. 如果用modelsim仿真的话，所有的变量最好先初始化一下，要不然都是高阻态