《DSP应用技术》PPT课件.ppt

DSP应用技术二 二TMS320C2000处理器 2 1TMS320C2000各系列DSP概述2 2芯片内部结构2 3常规外部引脚2 4程序控制2 5中断控制2 6存储器与I O空间2 7片内外设 2 1TMS320C2000概述 TMS320C2000系列DSP集微控制器和高性能DSP的特点于一身 具有强大的控制和信号处理能力 能够实现复杂的控制算法 DSP芯片上整合了FLASH存储器 快速的AD转换器 增强的CAN模块 时间管理器 正交编码电路接口 多通道缓冲串口等外设 强大的数据处理功能和控制功能可以大幅度提高应用效率 降低功耗 TMS320C28x是工业控制领域第一款32bit的最高性能DSP芯片 内部集成了可编程Flash RAM以及丰富的外设 指令速度可达150MIPS 可以为不同控制领域提供高性能的解决方案 应用 数字马达控制 数字电源 高级传感器 汽车电子 医疗电子 消费市场 TMS320LF24x系列DSP为工业不同应用平台设计提供了最基本的解决方案 片上集成了多种外设 包括CAN总线 PWM控制器等 最高指令速度可达40MIPS 是业界最小的基于DSP的控制芯片 应用 工业自动化 功率转换 测量测试 办公设备 传感器 消费电子 C28x与C24x的性能比较 2 2TMS320C2000内部结构 TMS320C2000系列DSP芯片采用改进的哈佛结构 其程序总线存储器和数据存储器分别独立 有各自的总线结构 并允许互访 TMS320C2000系列DSP芯片有3个主要组成部分 中央处理单元 存储器 片内外设 同一系列DSP都采用相同的中央处理单元 总线结构和指令集 但片内存储器以及外设有所区别 TMS320C240 x内部结构框图 2 2 1中央处理单元 32位中央算术逻辑单元 CALU 32位累加器 ACC 输入数据定标移位部分 InputScalingSection 16 16位的乘法器 MUL 辅助算术单元 ALAU 状态寄存器 ST0 ST1 1 中央算术逻辑部分 中央算术逻辑部分 中央算术逻辑单元CALU 累加器ACC 输出数据定标移位器OutputScalingSection 中央算术逻辑单元 CALU功能 进行各种算术逻辑运算 包括16位加减 布尔逻辑操作 位测试 移动和循环 特点 大部分运算只需一个时钟周期 累加器 ACC 32bit 功能 存放CALU的操作结果 并可对其进行单比特移动或循环 将结果输出到中央算术单元或输出数据定标移位器 与累加器相关联的状态位有溢出模式位 溢出标志位 进位位和测试控制标志位 分别影响ST0和ST1状态寄存器 这些标志位反映了ACC的运算过程 输出数据定标移位器 OutputScalingSection功能 将累加器的32位值进行左移0 7位 然后将移位器中的高位字 用SACH指令 或低位字 用SACL指令 保存到数据存储器 而累加器的内容保持为移位前的值不变 移位方法 均左移 移位时高位丢失 低位补0 3CF0FA05累加器 00111100111100001111101000000101 左移 位后移位器 001111000011111010000001010000003C3E8140 存储单元16bit SACHADDR1 SACLADDR2 2 输入定标部分 功能 将来自存储器的16位数据左移0 16位变成32位送往中央算术逻辑单元 CALU 移位方法 均进行左移 左移后 低位LSB用0填入 没有使用的高位MSB根据状态寄存器ST1的符号扩展模式位SXM决定 当SXM 0 用0填入 当SXM 1 符号扩展 SXM 0 SXM 1 3 乘法部分 功能 在一个时钟周期内完成16位有符号或无符号乘法 乘积32位 乘法器将来自16位数据存储器 或程序存储器 的值与16位TREG寄存器的值相乘 运算结果送到32位PREG乘积寄存器中 乘积移位器将PREG中的乘积移位后 全部32位送到CALU 或将结果的16位存到数据存储单元 移位后PREG的值不变 移位模式取决于状态寄存器ST1中的乘积移位模式位PM C24x乘法器 Step1 TREG赋值 Step2 完成乘法 4 辅助寄存器算术单元ARAU对8个16位的辅助寄存器 AR7 AR0 执行算术操作 该操作可与CALU中的操作并行执行 功能 为间接寻址提供地址 寻址功能 运算功能 1 将辅助寄存器内容的值加 减一个数值2 将AR0的内容与当前内容进行比较3 辅助寄存器可用做暂存单元和软件计数器 5 状态寄存器 状态寄存器ST0 状态寄存器ST1 注 R表示可读 W表示可写 x表示复位后的值 2 2 2系统配置寄存器 TMS320C20 x芯片没有系统配置寄存器 TMS320C240 x的系统配置寄存器包括系统控制和状态寄存器 SCSR1 SCSR2 这两个寄存器均为存储器映射寄存器 分别对240 x的系统信号和片内外设模块进行选择配置 系统控制和状态寄存器SCSR1 CLKSRC CLKOUTpinsourceselect0CLKOUTpinhasCPUClockastheoutput1CLKOUTpinhasWatchdogclockastheoutputCLKPS2CLKPS1CLKPS0SystemClockFrequency0004xFin0012xFin0101 33xFin0111xFin1000 8xFin1010 66xFin1100 57xFin1110 5xFin 注解 系统控制和状态寄存器SCSR2 Bits1 0SARAMProgram DataSpaceSelectDONPONSARAMstatus00SARAMnotmapped disabled addressspaceallocatedtoexternalmemory01SARAMmappedinternallytoProgramspace10SARAMmappedinternallytoDataspace11SARAMblockmappedinternallytobothDataandProgramspaces defaultorresetvalue 2 2 3总线结构 C2000总线结构特点如下 1 采用各自独立的数据地址总线分别用于数据读 DBAB 和数据写 DWAB 因此CPU的读写可在一个周期内进行 2 独立的程序空间和数据空间允许CPU同时访问程序指令和数据 2 3引脚和信号说明 事件管理器A B模数转换器ADCCAN 异步串行口SCI 同步串行口SPI外部中断 时钟振荡器 PLL FLASH 引导程序仿真与测试地址 数据和存储器控制信号电源和地 外部中断 时钟 振荡器 PLL FLASH 引导程序 仿真和测试 JTAG 地址 数据和存储器控制 READY input 外设准备好信号 低电平表示DSP总线需要延长一个总线周期进行读写 A0 A15 16位地址线D0 D15 16位数据线 2 4程序控制 程序地址的产生转移 调用和返回指令重复指令 程序地址产生框图 程序地址产生框图 2 4 1程序地址产生 1 程序计数器程序地址产生逻辑利用16位的程序计数器PC对内部和外部程序存储器寻址 PC中存放将被执行的下一条指令的地址 C2000有不同的方式加载PC 从而适应连续和不连续的程序流程 2 堆栈C2000系列DSP有一个16位宽 8级深度的硬件堆栈 功能 保存返回地址 保存重要数据 堆栈数据结构 先进后出 堆栈访问指令 PUSH POP PSHD POPD 压栈 把ACL内容复制到栈顶 弹出 把栈顶内容复制到ACL 把数据存储器中的内容复制到栈顶 把栈顶中的内容复制到数据存储器 3 微堆栈MSTACK 微堆栈只有1级深 16位宽 功能 保存返回地址 无指令对微堆栈操作 程序地址产生逻辑操控微堆栈 4 流水线操作 TMS320C2000的流水线有4个独立的阶段 取指令 Fetch 指令译码 Decode 取操作数 Operand 和执行指令 Execute 对于单字 单周期指令 无等待状态 的4级流水线的操作示意图如下 2 4 2转移 调用和返回 转移 跳转 使控制转换到新的地址单元 调用 使控制转换到新的地址单元 将返回地址压入堆栈 返回 使栈顶的地址弹出到程序计数器PC中 1 无条件指令 当碰到无条件转移和调用指令时 该指令总是被执行 在执行期间 指令中指定的程序地址被装载到PC 并在该地址处执行程序 PC的装载地址 指令中的操作数 累加器的低16位字 BpmaCALLpma BACCCALA RET 从栈顶弹出返回地址 2 有条件指令 当满足一个或多个条件时 转移 调用或返回指令才会被执行 指令中的操作数 BCNDpma cond1 cond2 CCpma cond1 cond2 BANZpma RETCcond1 cond2 从栈顶弹出返回地址 Condition 2 4 3重复指令 重复指令RPT允许它的下一条指令重复被执行 执行次数是重复指令中操作数加一 例如 RPT NINST1INST2 A INST1执行N次 C INST1执行N 1次 B INST1与INST2执行N次 D INST1与INST2执行N 1次 2 5中断控制 为了及时响应 处理外界的异步事件 中断要求DSP暂停当前的工作 转而对外界异步事件作出处理 完成以后再继续当前的工作 中断分类 中断矢量表 中断使能设置 中断响应流程 中断服务程序 复位 2 5 1中断分类 软件中断 硬件中断 外部中断 内部中断 由指令触发 由外部中断引脚触发 由内部外设事件触发 可屏蔽中断 不可屏蔽中断 从DSP管理中断角度 从触发源角度 TMS320C2000管理中断有3个主要阶段 接收中断请求 响应中断条件判断 执行中断服务程序 满足 不满足 2 5 2中断矢量表 中断矢量表 又称为中断地址 表明中断发生后 若DSP响应中断 指令执行的地址 相应的中断地址 PC DSP内核自动执行 写入相应的转移指令 程序员控制 TMS320F206中断矢量表 2 5 3可屏蔽中断设置 中断标志寄存器IFR 中断屏蔽寄存器IMR 中断控制寄存器ICR 1 中断标志寄存器IFR DS 0006H 当可屏蔽中断请求到达CPU时 IFR中相应的标志位置1 表明该中断挂起 正在等待响应 2 中断屏蔽寄存器IMR DS 0004H 向IMR相应的位写0 即屏蔽该中断 向IMR相应的位写1 即使能该中断 IMR中的各位对应于中断标志寄存器IFR的各位 3 中断控制寄存器ICR IO FFECH MODE 模式引脚 选择HOLD INT1的引脚触发模式0 双沿模式 正沿和负沿均可触发 1 单沿模式 负沿触发 FINT3 中断3标志 MINT3 中断3屏蔽位 2 5 4可屏蔽中断响应流程 中断请求中断响应中断服务 中断请求送CPU 主程序 IFR相应标志位置1 全局中断允许 中断是否被屏蔽 是否当前优先级最高 关全局中断 PC内容进栈 执行中断服务程序 开全局中断 返回指令 否 是 否 是 是 否 中断请求 中断响应 中断服务 TMS320C20 x可屏蔽中断流程 2 5 5非屏蔽中断 硬件非屏蔽中断 软件非屏蔽中断 RS NMI INTRk NMI TRAP 非屏蔽中断 非屏蔽中断请求 是否TRAP指令 INTM 1 PC STACK 运行ISR 主程序 是 否 非屏蔽中断响应流程 返回指令 2 5 6中断服务程序ISR 中断服务程序是用户编写的 是对中断事件做出响应的子程序 CPU接收到中断请求并响应之后 就根据中断矢量内容转移到相应的中断服务程序ISR中 ISR在为中断所要求的任务服务之前需要保存和恢复寄存器的值 并且还要管理中断嵌套 2 5 7复位 复位是优先级最高的中断 属于非屏蔽外部中断 复位可在任何时候将C2000设置为一个已知的状态 复位通常在电源打开之后被启动 由于复位可终止存储器操作并初始化状态位 因此每次复位之后必须重新初始化系统 复位操作至少需要6个时钟周期 C2000锁存复位脉冲并产生一个宽度足够长的内部复位脉冲以确保器件复位 系统复位后 处理器从0000H PS处开始执行操作 2 6存储器与I O空间 存储器的类型程序存储空间数据存储空间I O空间程序引导存储空间配置MemoryMap TMS320C2000存储空间 64K字的程序存储空间 64K字的数据存储空间 64K字的IO空间 局部数据存储空间 全局数据存储空间 可配置 至多32K字 DSP总线 内部总线 外部总线 内部地址总线 16位外部地址线 16位外部数据线 相关控制线 内部数据总线 PAB DRAB DWAB PRDB DRDB DWEB 外部总线接口引脚 Externalbuses A15 A0 D15 D0 Selectsignals PS DS IS BR STRB Read writesignals R W RD WE Request controlsignals BOOT MP MC READY HOLD HOLDA DSP存储器 片内存储器 片外存储器 片内RAM的速度较快 比外部存储器功耗更低 片内RAM运行稳定 DSP片内多总线 访问效率较高 容量大 2 6 1片内存储器类型 片内双访问存储器 DARAM 每个时钟周期可以被访问两次的存储器 片内单访问程序 数据存储器 SARAM 每个时钟周期仅能访问一次的存储器 掩膜型片内存储器 ROM 有些C2000器件片内有掩膜型ROM作为程序存储器 闪速存储器 FLASH 电可擦除与编程的非易失性存储器 2 6 2程序存储空间 功能 程序存储器存放程序的代码 表格信息 固定操作数 程序运行时只读 控制信号引脚 PS 当外部总线正被程序存储器使用时 PS为低电平 STRB 当外部总线正被使用时 STRB为低电平 TMS320C2000器件与外部程序存储器接口 TMS320C2000器件与外部程序存储器的接口电路如图所示 图中用两片8K 8位存储器构成8Kx16位的静态存储器与C2000相连 为使存储器接口速度快 要选择高速的外部存储器 若选用低速存储器 应使用READY信号或片内等待状态产生器插入等待时钟 形成等待状态 当存储器与高速DSP器件接口时 注意查询该器件的数据手册以得到所需的时序资料 包括访问时间 延迟时间 保持时间等 选择器件时 必须注意接口双方电平匹配与时序匹配 DSP接口读时序 读操作接口时序说明 2 6 3数据存储空间 功能 存放DSP运行时所需要的数据 程序运行时可读写 控制信号引脚 DS 当外部总线正被数据存储器使用时 DS为低电平 STRB 当外部总线正被使用时 STRB为低电平 BR 当访问全局数据空间时 BR为低电平 1 本地数据空间 C2000内部存储器 DARAM SARAM B0 B1 B2 PSorDS PSorDS DS DS 数据空间访问方式 直接寻址 间接寻址 直接寻址利用数据页DP值和偏移值来访问数据存储空间 间接寻址利用辅助算术寄存器AR0 AR7来访问数据存储空间 DP值 偏移值与数据存储器地址的关系 TMS320C2000器件与外部本地数据存储器接口 图示采用了2个8K8bit的RAM完成8K16bit静态存储器与C2000的接口 存储器接口写时序 写操作接口时序说明 2 全局数据空间 局部数据空间的高32K字的地址 8000H FFFFH 可用于全局数据空间 功能 用于保存与其他处理器共用的数据 全局存储器分配寄存器 GREG 决定了全局数据存储器数据的地址和空间大小 控制信号引脚 BR 用于区分本地还是全局数据空间 低电平表示对全局空间的访问 全局数据空间地址配置 假定我们要配置全局地址空间为8K 那么GREG该如何设置 1 2 确定地址范围 E000H FFFFH 设置GREG数值 xxE0H 采用8000H FFFFH的本地和全局外部存储器 2 6 4I O空间 功能 输入输出 控制信号引脚 IS 当外部总线正被IO空间使用时 IS为低电平 STRB 当外部总线正被使用时 STRB为低电平 访问方式 IN OUT指令 I O端口接口电路 2 6 5程序引导 功能 在复位时 DSP内部的引导程序把用户程序从外部的8位数据空间存储器中引导到内部的16位程序空间的RAM中 从而开始运行用户程序 引导程序工作简化框图 EPROM与处理器接口 对EPROM的编程 引导程序的启动 条件 DSP复位时 BOOT引脚必须为低电平 初始化 Setp1 当处理器执行引导加载程序时 该程序首先把GREG寄存器的低8位设置为80H Step2 禁止所有可屏蔽中断 为程序和数据空间选择7个等待状态 Step3 将映射到全局数据空间的EPROM中的程序拷贝到程序空间的RAM中 8位EPROM向16位RAM传送代码数据格式 2 6 6存储器配置 F206内部存储器 Flash 32K字 用作程序存储器 DARAM B0 256字 用作程序或数据存储器 B1 256字 用作数据存储器 B2 32字 用作数据存储器 SARAM 4K字 用作程序或数据存储器 2 7TMS320C20 x片内外设 时钟产生器定时器软件可编程等待状态产生器同步串行口SSP异步串行口ASP通用IO引脚 2 7 1时钟发生器 时钟的频率决定了器件的操作速度 即指令执行速度 时钟发生器由两个独立元件 一个振荡器和一个锁相环 PLL 组成 时钟发生器相应管脚 X1 CLKIN X2 CLKOUT1 内部晶振 CLKIN产生方式 外部晶振 时钟模式通过改变DIV2 DIV1引脚的电平 即可设置时钟频率的模式 CLKOUT1引脚控制寄存器可以使用CLK寄存器来禁止主时钟在CLKOUT1引脚上的输出 其地址位于IO空间FFE8H 当CLKOUT1 0时 CLKOUT1引脚关闭 无时钟输出 当CLKOUT1 1时 CLKOUT1引脚输出主时钟信号 2 7 2定时器 定时器功能框图 PRD为16位定时器周期寄存器 TDDR为4位定时器除数寄存器 定时器中断频率为 假定CLKOUT1的频率为10MHz 若想利用定时器产生10KHz的时钟信号 该如何设置TDDR和PRD 根据公式可得 若选取TDDR 4 则PRD 199 C3H 若选取TDDR 9 则PRD 99 63H 若选取TDDR 24 18H 则PRD 39 27H 定时器的设置 PRD FFF9H IO 是一个16位的定时周期寄存器 它保存下一个起始计数值 可以通过软件编程设置该值 TCR FFF8H IO 是一个映射到IO空间的16位寄存器 2 7 3等待状态发生器 作用 当C20 x对外部慢速的器件进行访问时 通过增加等待状态来延长CPU等待外部端口的时间以便更好的响应 等待状态产生两种方式 使用READY信号 设置片内等待状态发生器 通过READY信号产生等待状态 对外部端口访问时 DSP会不断检测READY信号 当READY信号为低电平时 C20 x等待1个CLKOUT1周期并再次检查READY READY为高电平之前C20 x将不继续执行操作 通过等待状态发生器 WSGR 产生等待状态 无论READY信号的状态如何 软件等待状态发生器均可被编程 以便为一个已知片外存储器空间产生0 7个等待状态 比较 READY 灵活 可以产生任何数目的等待周期 为任意外部设备产生等待周期 WSGR 方便 可靠 为某一空间设置整体的等待周期 2 7 4同步串行口 FIFO 基本信号 时钟信号CLKX CLKR用于传送过程中的时序控制 时钟信号可以内部产生 也可以来自外部时钟源 帧同步信号FSX FSR用于传送开始时发送与接收的操作同步 数据信号DX DR发送 接收过程中传送的数据线 利用外部时钟信号和外部帧同步信号双向串行传输 中断信号 发送中断XINT当满足发送中断条件时 该中断将使程序转移到000AH地址单元 发送中断条件由同步串行口控制寄存器SSPCR中的FT1和FT0为决定 接收中断RINT当满足接收中断条件时 该中断将使程序转移到0008H地址单元 接收中断条件由SSPCR中的RT1和RT0决定 寄存器 同步数据发送和接收寄存器SDTR IO FFF0HSDTR是FIFO的最高级 发送和接收缓冲器 也是FIFO的4级中唯一可访问的部分 同步串行口控制寄存器SSPCR IO FFF1H通过对SSPCR的设置 可以控制端口模式 中断触发条件 接收位以及表征数据传输状态 错误状态和端口复位 同步串行口发送 接收移位寄存器 XSR RSRCPU不能对其访问 该寄存器通过相应的管脚串行移出或接收数据 MSB在先 串行口的控制寄存器SSPCR 由此可见 同步串行口支持连续和突发两种基本的工作模式 发送时钟源用于设定串行口的传送频率 可用内部或外部时钟源 发送帧同步脉冲作为数据传送的起始标志 可利用内部帧或外部帧同步源 对XRST位和RRST位写入0后再写入1 可对同步串行口进行复位 当向其中的一位写入0 则串行口的相应部分就停止工作 处理器用查询和中断两种方式来管理同步串行口FIFO缓冲器的读 写操作 DSP与串口的访问方式 查询方式 中断方式 查询SSPCR寄存器的RFNE和TCOMP位 设置XINT和RINT中断 同步串行口发送模式 利用内部帧同步的突发模式 FSM 1 TXM 1 利用外部帧同步的突发模式 FSM 1 TXM 0 利用内部帧同步的连续模式 FSM 0 TXM 1 利用外部帧同步的连续模式 FSM 0 TXM 0 同步串行口接收模式 突发模式接收连续模式接收 利用内部帧同步的突发模式 利用内部帧同步的突发模式发送多个字时序图 连续模式接收 连续模式接收时序图 串行口发送数据需遵循以下几个步骤 1 向SSPCR写入合适的数值以初始化串行口 2 通过SDTR向发送FIFO缓冲器写入1 4个字 当FIFO已满时 再对STDR写入数据是无效的 3 当发送移位寄存器XSR为空时 将最早写入到FIFO缓冲器的字发送到XSR中 4 XSR寄存器将数据从DX引脚逐位发送出去 先是最高位MSB 当XSR为空时 向FIFO缓冲器发出信号 如果FIFO缓冲器未空 则返回步骤 2 如果FIFO缓冲器已空 由SSPCR中的FT1和FT0所设定 则发出一个发送中断 XINT 以请求更多的数据 并停止发送 串行口接收数据需遵循以下几个步骤 1 DR引脚的数据被逐位 首先是MSB位 移入接收移位寄存器RSR 2 当RSR已满时 RSR向接收FIFO缓冲器拷贝数据 3 如果接收FIFO缓冲器末满 则返回步骤 1 如果接收FIFO缓冲器已满 由SSPCR的FR0和FR1所设定 则向处理器发送一个接收中断RINT以请求接收数据 4 处理器可以通过SDTR从接收FIFO缓冲器中读出接收的数据 2 7 5异步串行口 异步串行口的主要组成 基本信号 数据信号TX RX一个数据信号可将数据从发送器送入接收器 数据的传送通过发送器上的发送引脚TX和接收器上的接收引脚RX来完成 单向串行口传输需要一个数据信号 双向串行口传输需要两个数据信号 握手信号IO0 IO3通过将ASP控制寄存器ASPCR的IO0 IO3位作为握手控制可以改变数据传输质量 异步串行口接口引脚 C20 x器件与CPU之间的串行连接示意图 异步串行口的中断TXRXINT TXRXINT Delta中断 发送中断 接收中断 DR OE FE BI ADC 波特率控制寄存器BRD FFF7H通过BRD可以设置各种不同的异步串行口的波特率 BRD的16bit值作为除数 BRD CLKOUT1 16 所需波特率 异步串口的设置 相关寄存器 异步数据发送接收寄存器ADTR IO FFF4H 异步串行口发送移位寄存器AXSR 异步串行口接收移位寄存器ARSR 异步串行口控制寄存器ASPCR IO FFF5H IO状态寄存器IOSR IO FFF6H IO引脚的使用 自动波特率检测 ASP具有自动波特率检测逻辑 该逻辑允许ASP锁定数据传输率 接收端检测字符A或a的成功 以此确定发送波特率 异步数据格式 发送操作发送器由8位发送寄存器ADTR和8位发送移位寄存器AXSR组成 异步发送一个8位数据的过程如下 1 向ADTR写入数据 将启动异步串行口开始发送 被发送的数据传送到AXSR AXSR将数据转换成串行数据格式 经TX引脚发出 2 如果AXSR空 则数据从ADTR传送到AXSR 如果AXSR满 则数据保持在ADTR 3 如果ADTR空 则产生发送中断 接收操作接收器由8位接收寄存器ADTR和8位接收移位寄存器ARSR组成 异步接收一个8位数据的过程如下 1 RX引脚上的下降沿启动接收操作开始 同时检测起始位 2 如果起始位有效 则接收8位数据到入ARSR 3 当接收到一个或两个停止位时 表示该帧数据结束 如果没有接收到停止位 则发生帧错误 IOSR中的FE位被置位 并产生TXRXINT中断 4 一旦接收到有效的停止位 数据便从ARSR传送到ADTR 并产生一个TXRXINT中断 同时IOSR中的DR位被置位 读ADTR可使DR清零 中断服务程序可进行读ADTR操作 5 接收器等待下一个数据帧的下降沿 2 7 6通用IO引脚 BIO XF IO0 IO3 BIO可提供来自外部设备器件的输入 当外部器件需要严格的时序配合时 它可以与中断引脚配合使用 XF引脚是外部标志输出引脚 通用输入输出引脚