数字电子技术期末复习试卷及答案四套.docx

数字电子技术基础试卷(本科)及参考答案试卷一一、（20分）选择填空。从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。1十进制数3.625的二进制数和8421BCD码分别为（ ）A 11.11 和11.001 B11.101 和0011.011000100101C11.01 和11.011000100101 D11.101 和11.1012下列几种说法中错误的是（ ）A任何逻辑函数都可以用卡诺图表示。 B逻辑函数的卡诺图是唯一的。C同一个卡诺图化简结果可能不是唯一的。 D卡诺图中1的个数和0的个数相同。3和TTL电路相比，CMOS电路最突出的优点在于（ ）A可靠性高 B抗干扰能力强 C速度快 D功耗低4为了把串行输入的数据转换为并行输出的数据，可以使用（ ）A寄存器 B移位寄存器 C计数器 D存储器5单稳态触发器的输出脉冲的宽度取决于（ ）A触发脉冲的宽度 B触发脉冲的幅度C电路本身的电容、电阻的参数 D电源电压的数值6为了提高多谐振荡器频率的稳定性，最有效的方法是（ ）A提高电容、电阻的精度 B提高电源的稳定度C采用石英晶体振荡器 C保持环境温度不变7已知时钟脉冲频率为fcp，欲得到频率为0.2fcp的矩形波应采用（ ）A五进制计数器 B五位二进制计数器C单稳态触发器 C多谐振荡器8在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（ ）A5V B2V C4V D3V图1-8二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。设触发器的初态为0。图2三、（10分）如图3所示，为检测水箱的液位，在A、B、C、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C 间或A以上的异常状态时，仅黄Y灯亮；水面在C以下的危险状态时，仅红灯R亮。图3四、（12分）逻辑电路如图4所示，试画出Q0、Q1、Q2的波形。设各触发器初态为0。图4五、（12分）已知某同步时序逻辑电路的时序图如图5所示。1列出电路的状态转换真值表，写出每个触发器的驱动方程和状态方程2试用D触发器和与非门实现该时序逻辑电路，要求电路最简。画出逻辑电路图。图5六、（12分）用移位寄存器74194和逻辑门组成的电路如图6所示。设74194的初始状态Q3Q2Q1Q0=0001，试画出各输出端Q3、Q2、Q1、Q0和L的波形。图6七、(10分)电路如图7所示，图中74HC153为4选1数据选择器。试问当MN为各种不同输入时，电路分别是那几种不同进制的计数器。图7八、(12分) 由555定时器组成的脉冲电路及参数如图8 a所示。已知vI的电压波形如图b所示。试对应vI画出图中vO1、vO2的波形；（a）(b)图8数字电子技术基础试卷(本科)及参考答案试卷二一、（18分）选择填空题1. 用卡诺图法化简函数F(ABCD)=(0,2,3,4,6,11,12)+(8,9,10,13,14,15)得最简与-或式_。A. B.C. D.2. 逻辑函数F1、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是 。AF3=F1F2BF3=F1+F2CF2=F1F3DF2=F1+F3图1-23. 八选一数据选择器74151组成的电路如图1-3所示，则输出函数为（ ）。 A BC D图1-34. 图1-4所示电路中，能完成Qn+1=逻辑功能的电路是（ ）图1-45. D/A转换电路如图1-5所示。电路的输出电压0等于（ ）A.4.5V B.-4.5V C.4.25V D.-8.25V图1-56.用1K4位的DRAM设计4K8位的存储器的系统需要的芯片数和地址线的根数是（ ） A.16片，10根 B.8片，10根 C.8片，12根 D.16片，12根7.某逻辑门的输入端A、B和输出端F的波形图1-7所示，F与A、B的逻辑关系是：A. 与非； B. 同或； C.异或； D. 或。图1-7二、（12分）逻辑电路如图2 a、b、c所示。试对应图d所示输入波形，分别画出输出端L1、L2 和L3的波形。(设触发器的初态为0)（a） (b)(c ) (d)图2三、（12分）发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。试在图b中填写输出逻辑函数L的卡诺图（不用化简）。(a) (b)图3四、（12分）用最少的与非门设计一个组合逻辑电路，实现以下逻辑功能：时，时；时；时，输出为任意态。1.在图4中填写逻辑函数Y的卡诺图2.写出逻辑表达式3.画出逻辑电路图4五、（15分）分析如图5所示时序逻辑电路。（设触发器的初态均为0）1写出各触发器的时钟方程、驱动方程、状态方程；2画出完整的状态图，判断电路是否具能自启动；3画出在CP作用下的Q0、Q1及Q3的波形。图5六、（15分）试用正边沿D触发器设计一个同步时序电路，其状态转换图如图6所示。1列出状态表；2写出各触发器的激励方程和输出方程；3说明电路功能。图6七、（16分）由555定时器、3-8线译码器74HC138和4位二进制加法器74HC161组成的时序信号产生电路如图7所示。1. 试问555定时器组成的是什么功能电路？计算vo1输出信号的周期；2. 试问74LVC161组成什么功能电路？列出其状态表；3. 画出图中vo1、Q3、Q2、Q1、Q0 及L的波形。图7试卷二参考答案一、选择填空1C 2B 3C 4B 5B 6C 7B二、输出端L1、L2和L3的波形如图A2所示。图A2三、输出逻辑函数L的卡诺图如图A3所示。图A3四、1.逻辑函数Y的卡诺图如图A4所示。2，3.电路图略图A4五、1时钟方程： 激励方程：； ； 状态方程：，2电路的状态图如图A5-2所示。电路具有自启动功能。图A5-23波形图如图A5-3所示。图A5-3六、1电路状态表如表A6所示。表A6X=0X=10 00 0 / 00 1 / 00 10 1 / 01 0 / 01 01 0 / 00 0 / 11 11 1 / 00 1 / 12激励方程： ， 输出方程： 3电路为可控三进制计数器七、1555定时器组成多谐振荡器。274LVC161组成五进制计数器，电路状态表如表A7所示3vo1、Q3、Q2、Q1、Q0 及L的波形如图A7组成。表A71 0 1 11 1 0 01 1 0 01 1 0 11 1 0 11 1 1 01 1 1 01 1 1 11 1 1 11 0 1 1图A7试卷一参考答案一、选择填空1B；2D；3D；4B；5C；6C；7A；8B二、和的波形如图A2所示。图A2三、真值表如表A3所示，各逻辑函数的与非-与非表达式分别为逻辑图略。表A3ABCRYG000100001010010011001100101110111010四、驱动方程：J0=Q2 K0=1， J1=1 K1= Q2Q0， J2=1 K2=+ Q0波形图如图A4。图A4五、1状态转换真值表如表A5所示。表A5激励方程：D2=Q1，D1=Q0，状态方程：，状态图如图A5所示。图A5电路具自启动能力2电路图略。六、各输出端Q3、Q2、Q1、Q0和L的波形如图A6所示。图A6七、MN=00 8进制计数器，MN=01 9进制计数器，MN=10 14进制计数器，MN=11 15进制计数器。八、对应vI画出图中vO1、vO2的波形如图A8所示。数字电子技术基础试卷(本科)及参考答案试卷三一、（16分）1（12分）逻辑电路如图1-1 a、b、c、d所示。试对应图e所示输入波形，分别画出输出端L1、L2、L3和L4的波形。（触发器的初态为0）图1-12（4分）用代数法化简：二、（10分）已知逻辑函数：画出逻辑函数F1、F2 和F的卡诺图；用最少的与非门实现逻辑函数F，画出逻辑图。三、（8分）分析图3所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能。图3四、（12分）用数据选择器组成的多功能组合逻辑电路如图4所示。图中G1、G0为功能选择输入信号，X、Z为输入逻辑变量，F为输出逻辑函数。分析该电路在不同的选择信号时，可获得哪几种逻辑功能，请将结果填入表4中。图4表4G1 G0F功 能五、（12分）设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。1用或非门实现。2用3线-8线译码器74HC138和逻辑门实现。（0可被任何数整除，要求有设计过程，最后画出电路图）六、（14分）分析如图6所示时序逻辑电路1 写出各触发器的激励方程、输出方程2 写出各触发器的状态方程3 列出电路的状态表并画出状态图4 说明电路的逻辑功能。图6七、（16分）用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时，电路状态不变；当X=1时，在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z，当产生借位时Z为1，其他情况Z为0。八、（12分）时序信号产生电路如图8所示，CP为1kHz正方波。1说明74161和非门组成电路的逻辑功能；2对应CP输入波形，画出电路中O1、O2的电压波形。3计算O2的输出脉宽tW ；4试问O2的频率与CP的频率比是多少？5如改变74161数据输入，使D3D2D1D0=1000，试问O2与CP的频率比又是多少？图8试卷三参考答案一、1各电路输出端的波形如图A1所示。图A12， 二、逻辑函数F1、F2和F的卡诺图如图A2所示。图A2化简并变换逻辑函数F得逻辑图略三、，真值表如表A3所示。电路实现全加器功能。表A3A B CL1 L20 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1四、分析电路可得G1 、G0为不同取值时的逻辑功能如表A4所示。表A4G1 G0F功能0 0F=X+Z或逻辑1 0F=与逻辑1 0异或逻辑1 1同或逻辑五、1真值表略，用卡诺图化简得最简的或非表达式为或非门实现的电路图如图A5-1所示2 变换函数L的表达式得用74HC138实现的电路如图A5-2所示。图5-1 图5-2六、1激励方程： 输出方程： 2状态方程： 3状态表如表A6所示。状态图如图A6所示。表A6A=0A=10 00 1 / 01 1 / 00 11 0 / 00 0 / 01 01 1 / 00 1 / 01 10 0 / 11 0 / 1图A64电路为可逆计数器。A=0时为加法器；A=1时为减法器；Y端为加法器的进位输出端和减法器的借位输出端。七、状态图如图A7所示。状态表如表A7所示。图A7表A7X=0X=10 00 0 / 11 1 / 10 10 1 / 00 0 / 01 01 0 / 00 1 / 01 11 1 / 01 0 / 0激励方程为：输出方程为： 逻辑图及自启动检查略。八、174HC161和非门组成四进制计数器2O1和O2的波形如图A8所示。图A83O2的输出脉宽 tW1.1RC=1.2ms4的频率为CP频率的四分之一5当=D3D2D1D0=1000时，的频率为CP频率的八分之一数字电子技术基础试卷(本科)及参考答案试卷四一、选择，填空题（16分）1卡诺图如图1-1所示，电路描述的逻辑表达式F = 。ABCBC+AD+BDD图1-1 2在下列逻辑部件中，不属于组合逻辑部件的是 。A译码器B编码器C全加器D寄存器3八路数据选择器，其地址输入端（选择控制端）有 个。A8个B2个C3个D4个4为将D触发器转换为T触发器，图9.4.2所示电路的虚线框内应是 。A或非门B与非门C异或门D同或门图1-25一位十进制计数器至少需要 个触发器。A3B4C5D106有一A/D转换器，其输入和输出有理想的线性关系。当分别输入0V和5V电压时，输出的数字量为00H和FFH，可求得当输入2V电压时，电路输出的数字量为 A80H B67HC66H D 5FH7容量是512K8的存储器共有 A512根地址线，8根数据线 B19根地址线，8根数据线C17根地址线，8根数据线 D8根地址线，19根数据线。8在双积分A/D转换器中，输入电压在取样时间T1内的平均值VI与参考电压VREF应满足的条件是_。A|VI|VREF| B|VI|VREF| C|VI|=|VREF| D无任何要求二、（12分）电路及其输入信号A.B.C的波形分别如图2所示。试画出各的输出波形。（设触发器初态为0）图2三、（12分）由可编程逻辑阵列构成的组合逻辑电路如图3所示。1写出L1、L2的逻辑函数表达式；2列出输入输出的真值表；3说明电路的逻辑功能。图3四、(12分) 某组合逻辑电路的输入、输出信号的波形如图4所示。1写出电路的逻辑函数表达式；2用卡诺图化简逻辑函数；3用8选1数据选择器74HC151实现该逻辑函数。图4五、（16分）分析如图5 a所示时序逻辑电路。（设触发器的初态均为0）1写出驱动方程、输出方程；2列出状态表；3对应图b所示输入波形，画出Q0、Q1及输出Z的波形。(a) （b）图5六、（16分）试用负边沿D触发器设计一同步时序逻辑电路，其状态图如图6所示。1列出状态表；2写出激励方程和输出方程；3画出逻辑电路。图6七、（16分）波形产生电路如图7所示。1试问555定时器组成的是什么功能电路？计算vo1输出信号的周期和占空比；2试问74LVC161组成的是什么功能电路？列出其状态表；3画出输出电压vo的波形，并标出波形图上各点的电压值。4计算vo周期。图7试卷四参考答案一、1D2D 3C4D5B6C7B 8B二、分析电路可画出各逻辑电路的输出波形如图A2所示。图A2三、1L2=AB+BC+AC2电路的真值表如表A3所示。表A3A B CL1 L20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 13为1位全加器。A、B分别为加数和被加数，C为低位进位信号。L1为本位和，L3为向高位的进位。四、12用卡诺图化简得 3逻辑图如图A4所示。图A4五、1驱动方程：， 输出方程：2状态表如表A5所示。表A5 X=0X=10 00 0 / 00 1 / 00 11 1 / 00 1 / 01 00 0 / 01 0 / 11 11 1 / 11 0 / 13Q0、Q1及Z的波形如图A5所示。图A5六、1状态表如表A6所示。表A6 X=0X=10 00 0 / 10 1 / 10 11 0 / 11 1 / 11 00 0 / 10 1 / 01 11 0 / 11 1 / 12激励方程 输出方程 3逻辑图略七、1555定时器组成多谐振荡器O1的周期为：T=0.7占空比为： 274LVC161组成四进制计数器，其状态表入如表A7所示。表A71 1 0 01 1 0 11 1 1 01 1 1 11 1 0 11 1 1 01 1 1 11 1 0 03O1、O的波形如图A7所示。图A74O的周期T=4T1=4ms。