资源描述
计算机组成原理一、选择题1若十进制数据为 137.625，则其二进制数为（B ）。 A10001001.11 B10001001.101C10001011.101 D1011111.1012如果 X补=11110011，则-X补是（D）。A11110011 B01110011 C00001100 D000011015原码乘法是（ A）。 A先取操作数绝对值相乘，符号位单独处理 B用原码表示操作数，然后直接相乘 C被乘数用原码表示，乘数取绝对值，然后相乘 D乘数用原码表示，被乘数取绝对值，然后相乘 6动态半导体存储器的特点是（ C）A在工作中存储器内容会产生变化B每次读出后，需要根据原存内容重新写入一遍C每隔一定时间，需要根据原存内容重新写入一遍D在工作中需要动态地改变访存地址7主存储器和CPU之间增加高速缓冲存储器的目的是（A ）。A解决CPU和主存之间的速度匹配问题B扩大主存储器的容量C扩大CPU中通用寄存器的数量D既扩大主存容量又扩大CPU通用寄存器数量8指令系统中采用不同寻址方式的目的主要是（B ）。A实现存储程序和程序控制B缩短指令长度，扩大寻址空间，提高编程灵活性C可以直接访问外存D提供扩展操作码的可能并降低译码难度9单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用（C ）。A堆栈寻址 B立即寻址 C隐含寻址 D间接寻址10从控制存储器中读取一条微指令并执行相应操作的时间叫（B ）。ACPU周期 B微周期 C时钟周期 D机器周期11微程序控制器比组合逻辑控制器速度要慢，主要是由于增加了从（B ）读取微指令的时间。A主存储器 B控制存储器 C高速缓存 D指令寄存器12串行接口是指（C）。A主机和接口之间、接口和外设之间都采用串行传送B主机和接口之间串行传送，接口和外设之间并行传送C主机和接口之间并行传送，接口和外设之间串行传送D系统总线采用串行总线13“总线忙”信号由（A ）建立。A获得总线控制权的设备 B发出“总线请求”的设备C总线控制器 DCPU14在调频制记录方式中，是利用（ D）来写0或1。A电平高低的变化 B电流幅值的变化C电流相位的变化 D电流频率的变化15磁盘存储器的等待时间是指（B）。A磁盘旋转一周所需的时间 B磁盘旋转半周所需的时间C磁盘旋转2/3周所需的时间 D磁盘旋转1/3周所需的时间16. CPU包括（C）两部分。A、ALU和累加器 B、ALU和控制器C、运算器和控制器 D、ALU和主存储器17. 计算机运算速度的单位是（B）。A、MTBF B、MIPSC、MHZ D、MB18. 若十六进数微AC.B，则其十进制数为（C）。 A、254.54 B、2763C、172.6875 D、172.62519. 若十进制数据为137.5则其八进制数为（B）。 A、89.8 B、211.4C、211.5 D、1011111.10120. 若x补=0.1101010，则x原=（D）。 A、1.0010101 B、1.0010110C、0.0010110 D、0.110101021. 若脂用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01C、10 D、1122. 补码加法运算是指（A）。 A、操作数用补码表示，连同符号位一起相加B、操作数用补码表示，根据符号位决定实际操作C、将操作数转化为原码后再相加D、取操作数绝对直接相知，符号位单独处理23. 原码乘法是（A）。 A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数用原码表示，被乘数取绝对值，然后相乘24. 原码加减交替除法又称为不恢复余数法，因此（C）。 A、不存在恢复余数的操作B、当某一步运算不够减时，做恢复余数的操作C、仅当最后一步余数为负时，做恢复余数的操作D、当某一步余数为负时，做恢复余数的操作25. 浮点加减中的对阶的方法是（A）。 A、将较小的一个阶码调整到与较大的一个阶码相同B、将较大的一个阶码调整到与较小的一个阶码相同C、将被加数的阶码调整到与加数的阶码相同D、将加数的阶码调整到与被加数的阶码相同26. 在下列几种存储器中，CPU可直接访问的是（A）。 A、主存储器 B、磁盘C、磁带 D、光盘27. 若存储周期100ns，每次读出一个字节，则该存储器的数据传输率为（D）。 A、32106位/秒 B、8106位/秒 C、80Mb/秒 D、80106位/秒28. 静态半导体存储器SRAM指（C）。 A、在工作过程中，存储内容保持不变B、在断电后信息仍能维持不变C、不需动态刷新D、芯片内部有自动刷新逻辑29. 半导体静态存储器SRAM的存储原理是（A）。 A、依靠双稳态电路 B、依靠定时刷新C、依靠读后再生 D、信息不再变化30. 高速缓冲存储器Cache一般采取（A）。 A、随机存取方式 B、顺序存取方式C、半顺序存取方式 D、只读不写方式31. 虚地址是（B）。 A、不存在的地址 B、用户编程可使用的地址C、主存地址 D、磁盘地址32. 堆栈指针SP的内容是（B）。 A、栈顶单元内容 B、栈顶单元地址C、栈底单元内容 D、栈底单元地址33. 为了缩短指令中某个地址段的位数，有效的方法是采取（D）。 A、立即寻址 B、变址寻址C、间接寻址 D、寄存器寻址34. 如果按变址方式读取操作数，则有效地址是指（B）。 A、指令中直接给出的地址 B、变址计算获得的地址C、变址寄存器中存放的地址 D、基址寄存器中存放的地址35. 在向上生长的堆栈中，如果出栈指令POPx的操作定义为：M（x）M（SP）；SP（SP）-1则入栈指令PUSH X应定义为（C）。 A、M（SP）M（x）；SP（SP）1 B、M（SP）M（x）；SP（SP）1 C、SP（SP）1；M（SP）M（x） D、SP（SP）1；M（SP）M（x）36. 在微程序控制的计算机中，若要修改指令系统，只要（D）。 A、改变时序控制方式 B、改变微指令格式C、增加微命令个数 D、改变控制存储器的内容37. 在不同速度的设备之间传送数据，（C）。 A、必须采用同步控制方式 B、必须采用异步控制方式C、可以选用同步方式，也可选用异步方式D、必须采用应答方式38. 挂接在总线上的多个部件（B）。 A、只能分时向总线发送数据，并只能分时从总线接收数据B、只能分时向总线发送数据，但可同时从总线接收数据C、可同时向总线发送数据，并同时从总线接收数据D、可同时向总线发送数据，但只能分时从总线接收数据39. 总线的数据通路宽度是指（A）。 A、能一次并行传送的数据位数B、可依次串行传送的数据位数C、单位时间内可传送的数据位数D、可一次传送的数据的最大值40. 串行接口是指（C）。 A、接口与系统总线之间串行传送，接口与I/O设备之间串行传送B、接口与系统总线之间串行传送，接口与I/O设备之间并行传送C、接口与系统总线之间并行传送，接口与I/O设备之间串行传送D、接口与系统总线之间并行传送，接口与I/O设备之间并行传送二、名词解释41. 基数-在浮点数据编码中，对阶码所代表的指数值的数据，在计算机中是一个常数，不用代码表示。42. Cache-位于CPU与主存之间的高速缓存，用来存放当前频繁访问的内容。43. 段页式管理-一种虚拟存储器的管理方式，将存储空间按逻辑模块分成段，每段又分成若干个页。44. 随机存取方式-可按随机地址直接访问任一存储单元，存取时间与单元位置无关。45. DRAM-动态随机存取存储器，即需要采取动态刷新的RAM。46. 虚拟存储器-依靠操作系统和磁盘的支持，用户编程时可以使用一个比真实内存大得多的存储器，该存储器称为虚拟存储器。47. 逻辑地址-程序员编程时使用的，与内存物理地址无固定对应关系的地址。48. 堆栈-按先进后出（也就是后进先出）顺序存取的存储的存储组织（区）。49. 立即寻址方式-操作数直接在指令中给出（或：紧跟指令给出），在读出指令时可立即获得操作数。50. 直接寻址-由指令直接给出操作数的存储地址。60. 寄存器间址-由指令给出寄存器号，指定寄存器中存放者操作数据的存储地址。61. RISC-精简指令系统计算机，只采用使用频度高、简单、执行速度快的指令类型。62运算器-计算机中完成运算功能的部件，由ALU和寄存器构成。63海明距离-在信息编码中，两个合法代码对应位上编码不同的位数。64微程序-存储在控制存储中的完成指令功能的程序，由微指令组成。65消息传输方式-总线的信息传输方式之一，将总线需要传送的数据信息、地址信息、和控制信息等组合成一个固定的数据结构以猝发方式进行传输。66多级中断-CPU在执行中断服务程序的过程中可以响应级别更高的中断请求。67. 时钟周期-由主频脉冲定义得一个定长的基本时间段，通常一个时钟周期完成一步操作。68. 微程序控制器-将执行指令所需要的微命令以代码形式编成微指令序列（微程序），存入一个控制存储器，需要时从该存储器中读取。按这种方式工作的控制器称为微程序控制器。69. 硬连接控制器-由组合逻辑构成的控制器，也称组合电路控制器。组合逻辑电路是由“与”门、“或”门以及“非”门等电路构成的不具有记忆能力的数字电路，70. 主设备-申请并获得总线控制权的设备，在收发双方中主动的一方。71. 同步通信方式-在采用这种方式的总线传输中，各设备从一个公共的（统一的）时序信号中获得定时信息（或：由统一的时序信号进行同步定时。）或指出：其明显特征是由一定频率的时钟信号定义了等间隔的时钟周期。72. 总线-一组可由多个部件分时共享的信息传输线。73. 程序查询I/O方式-启动I/O设备后，CPU程序查询，若未准备好则等待，若条件已具备则执行I/O操作。74. DMA 方式-直接依靠硬件实现主存与外设之间的数据直接传输，传输过程本身不需CPU程序干预。75、微程序控制-采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。76、存储器带宽-每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。77、RISC- RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。78、中断隐指令及功能-中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。三、填空题79软件系统包括：和。80从一条指令的启动到下一条指令的启动的间隔时间称为81按照传输数据格式不同划分，总线数据通信方式可分为和两类。82对I/O数据传送的控制方式，可分为：程序直接控制方式、DMA方式、 。83光盘的结构包括：光盘基片、和。84. 系统软件主要包括： 和 及诊断程序等。85. 任何进位计数制都包含基数和位权两个基本要素。十六进制的基数为 ，其中第i位的权为 。86. 8421BCD码中，十进制数字“5”的BCD码的前面加上奇校验位后，为 。87. 设字长8位（含1位符号位），真值X=-1011，则X原= 。88. 在浮点加法算中，当尾数需要右移时，应进行舍入处理。常用的舍入方法有 和 这两种。89. 按照存储器的不同工作方式可以将存储器分为随机存取存储器（RAM）、 、顺序存取存储器（SAM）和 。90. 有静态RAM与动态RAM可供选择，在构成大容量主存时，一般就选择 。91. 与静态MOS型存储器相比，动态MOS型存储器的最大特点是存储信息需要不断地 。92. 主存储器进行两次连续、独立的操作（读/写）之间所需的时间称作 。93. 程序访问的 为Cache的引入提供了理论依据。94. 某机器指令系统中，指令的操作码为8位，则该指令系统最多可以有 种指令。95. 如果零地址指令的操作数在内存中，则操作数地址隐式地由 来指明。96. 如指令中给出形式地址为D，则间接寻址方式获得操作数的有效地址为 。97. 如果说变址寻址方式主要是面向用户的，那么基址寻址一般是面向 的。98. 在CPU的状态寄存器中，常设置以下状态位：零标志位（Z），负标志位（N）， 和 。 99. 在组合逻辑控制器中，当一条指令取出后，组合逻辑网络的输出分两部分，其主要部分是产生执行该指令所需的 ，另一部分送到 ，以便在执行步骤较短的情况下，控制下缩短指令的执行时间。100. 在微程序控制中，一个节拍中所需要的一组微命令，被编成一条 。101. 系统总线是用来连接 的总线。102. 输入输出的目的是实现 和 之间的信息传送。103. 目前微机系统上使用的鼠标器有两种类型，一种是 ，另一种是 。104. 在现有的外存储器中，启示密度最高的是 。105. 可以根据中断源在系统中的位置，将中断源分为内部中断和外部中断两类。一般运算器除法错是 ；键盘输入请求中断是 。106. 在不改变中断响应次序的条件下，通过 可以改变中断处理次序。107. 在程序中断控制方式中，虽有中断请求，但为了保证禁止某些中断以提供某一特定的服务，这可以由CPU中的 触发器和为中断源设置的 触发器控制实现。108. 通道程序在内存中的首地址由 给出。109、某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数，非0最小正数，最大负数，最小负数。110、变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供， 指令提供； 而在变址寻址中，变址寄存器提供，指令提供。111、影响流水线性能的因素主要反映在和两个方面。112、设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加法需10ns，则补码除法需时间，补码BOOTH算法最多需要时间。113、CPU从主存取出一条指令并执行该指令的时间叫，它通常包含若干个，而后者又包含若干个。组成多级时序系统。四、简答题114简述主存与CACHE之间的映象方式。【答案】主存与CACHE之间的映象方式有直接映象、全相联印象、组相联印象三种。直接映象是指主存储器中的每个块只能够映象到CACHE中唯一一个指定块的地址映象方式。全相联映象是指每个主存块都能够映象到任一CACHE块的地址映象方式。组相联印象是直接映象和全相联映象两种方式的结合，它将存储空间分成若干组，在组间采用直接映象方式，而在组内采用全相联印象方式。115简述存储器间接寻址方式的含义，说明其寻址过程。【答案】含义：操作数的地址在主存储器中，其存储器地址在指令中给出。 寻址过程：从指令中取出存储器地址，根据这个地址从存储器中读出操作数的地址，再根据这个操作数的地址访问主存，读出操作数。116微程序控制器主要由哪几部分构成?它是如何产生控制信号的?【答案】微程序控制器主要由控制存储器、微指令寄存器IR、微地址寄存器AR、地址转移逻辑等构成。操作控制信号的产生：事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。117简述提高总线速度的措施。【答案】从物理层次：1增加总线宽度；2增加传输的数据长度；3缩短总线长度；4降低信号电平；5采用差分信号；6采用多条总线。从逻辑层次：1简化总线传输协议；2采用总线复用技术；3采用消息传输协议。118简述中断方式的接口控制器功能。【答案】中断方式的接口控制器功能：能向CPU发出中断请求信号；能发出识别代码提供引导CPU在响应中断请求后转入相应服务程序的地址； CPU要能够对中断请求进行允许或禁止的控制；能使中断请求参加优先级排队。119CPU与DMA访问内存冲突的裁决的方法有哪些？【答案】CPU等待DMA的操作；DMA乘存储器空闲时访问存储器；CPU与DMA交替访问存储器。120. 8位无符号整数和8位定点原码整数的表示范围分别是多少？参考要点： 8位无符号整数的范围：0255。 8位定点原码整数的范围：-127127。121. 在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？参考要点： 阶码为正，表示将尾数扩大。 阶码为负，表示将尾数缩小。 尾数的正负代表浮点数的正负。122. SRAM依靠什么存储信息？DRAM依靠什么存储信息？何为存“0”？何为存“1”？参考要点： SRAM依靠双稳态电路（内部交叉反馈）存储信息，其中一种稳态为0，另一种稳态则为1。 DRAM依靠电容暂存电荷存储信息，充电至高电平为1，放电至低电平为0。123、静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的优缺点参考要点： 静态存储器以双稳态触发器为存储信息的物理单元，依靠内部交叉反馈保存信息。速度较快，不需动态刷新，但集成度稍低，功耗大。 动态存储器依靠电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为0。集成度高，功耗小，速度悄慢，需定时刷新。124.存储器芯片中采用地址复用技术有什么优点？参考要点：要增加一存储器芯片的容量时，其所需的地址线也要随之增加，如果采用地址复用技术，将把地址分批送入芯片。这样可以保证不增加芯片的地址引脚，从而保证芯片的外部封装不变。125.在“Cache主存辅存”三级存储体系中，“Cache主存”结构与“主存辅存”结构的引入各为了解决什么问题？参考要点： “Cache主存”结构的引入是为了解决主存与CPU速度不匹配的问题。 “主存辅存”结构的引入是为了解决主存储器容量不足的问题。126.在CPU中，哪些寄存器属于控制用的指令部件？它们各起什么作用？参考要点： 程序计数器PC，提供取指地址，从而控制程序执行顺序。 指令寄存器IR，存放现行指令，作为产生各种微操作命令的基本逻辑依据。 状态寄存器SR，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参与形成某些微操作命令。127.微程序控制器如何产生微指令？微指令、微程序与机器指令之间的对应关系如何？参考要点： 微程序控制器是从控制存储器中读取微指令，从而产生微指令。 一条微指令包含的微指令控制实现一步（一个时钟周期）操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。128.总线接口的分类方法有哪几类？请分别按这几种方法说明接口的分类。参考要点： 按数据传送的格式分为：串行接口、并行接口。 按时序控制方式分为：中断接口、DMA接口、程序查询方式接口。129.何谓存储总线？何谓I/O总线？各有何特点？参考要点： 存储总线是连接CPU和主存储器之间的专用总线，速度高。 I/O总线是连接主机（CPU、M）与I/O设备之间的总线，可扩展性好。130.何谓同步传送方式？何谓异步传送方式？参考要点： 同步方式：数据传送由一个统一的时序信号同步定时（或：从同一个公共的时钟信号中获得定时信号）。有固定的时钟周期、总线周期划分。 异步方式：数据传送用应答方式实现，没有时钟周期划分；总线周期根据实际需要而定，需长则长、能短则短。131.计算机系统中异步控制方式的三个主要特点是什么？参考要点：系统中没有统一的时钟，各部件有自己的时钟信号，各个微操作的进行是采用应答方式工作。132. 在字符显示器中，何时访问一次字符发生器？其地址码如何形成？参考要点： 每当点（列）计数器一个计数循环后，就访问一次缓冲存储器，紧跟着访问一次字符发生器。 由缓冲存储器读出的字符代码作为高位地址，线（行）计数器的计数值作为低位地址。133. 请说明常见的中断处理程序入口产生方法。参考要点：现在普遍采用向量中断方式：将各中断处理程序入口地址组织在中断向量表中，存在主存中的一段特定区域；获得批准的中断源向CPU送入一个编码（如中断类型码），CPU将它变换为一个向量地址；据此访问中断向量表，从中读取处理程序入口地址。134. 以DMA方式实现传送，大致可分为哪几个阶段？参考要点： DMA传送前的预置阶段（DMA初始化） 数据传送阶段（DMA传送） 传送后的结束处理135. 请比较说明中断方式与DMA方式的异同（产生方式、处理方式、应用场合等方面）。参考要点： 相同点：二者都由随机请求引起。 不同点：中断方式通过执行处理程序进行处理，DMA方式直接依靠硬件实现数据直传。中断方式可处理复杂事件、控制中低速I/O操作，DMA方式适于简单的、高速的数据批量传送。五、计算题136. 将二进制数101101.101转换为十进制数、八进制数和十六进制数。【答案】（1）先将101101.101B展开成多项式101101.101B125+123+122+120+121+12345.625 （2）101101.101B55.5O（3）101101.101B2D.AH137.已知x原10110101，求真值x及其x的补码和反码。【答案】（1）真值-0110101（2）X补11001011（3）X反11001010138.某计算机字长为8位，X=-0.01011，要求用补码算术移位方法求得下列机器数：（1）0.5x补（2）2x补（3）0.25x补【答案】X补1.1010100X补算术右移1位得：1/2补1.1101010X补算术左移1位得：2X补1.01010001/2X补算术右移1位得：1/4X补1.1110101139.已知x10101110，y10010111，求：（1）xy（2）xy【答案】（1）xy101011101001011110111111（2）xy101011101001011110000110140.用原码加减交替除法求x/y=?，x=5，y=2。写出分步计算过程及答案（商、余数）。【答案】x=5，则|x|=00000101（扩展为8位）y=2，则|y|=0010、-|y|=1110 结果：商(0010)2=(2)10余0001141、用原码恢复余数法进行73运算。要求写出每一步运算过程及运算结果。【答案】7的原码0111，3的原码0011，结果符号是0 0=0原码恢复余数法求7/3的分步运算过程。 所以，商是0010，即2；余数是0001，即1。六、设计题142、画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。DMA方式接口电路的基本组成框图如下：以数据输入为例，具体操作如下： 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）； 设备向DMA接口发请求（DREQ）； DMA接口向CPU申请总线控制权（HRQ）； CPU发回HLDA信号，表示允许将总线控制权交给DMA接口； 将DMA主存地址寄存器中的主存地址送地址总线； 通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备； 将DMA数据缓冲寄存器的内容送数据总线； 命令存储器作写操作； 修改主存地址和字计数值； 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束。143单总线CPU结构如图所示，其中有运算部件ALU、寄存器Y和Z，通用寄存器R0R3、指令寄存器IR、程序计数器PC、主存地址寄存器MAR和主存数据寄存器MDR等部件。试拟出转移指令 JMP #A的读取和执行流程。【分析】拟出任意一条指令读取和执行流程，前三步都完全一样，即读取指令的步骤都一样。PC一MAR 送指令地址PC+1一PC 计算下一条指令的地址DBUS一MDR，MDR一IR 读入指令考试时，无论如何，也要写上这三步。执行流程根据指令的含义来写，JMP #A指令的含义是程序跳转至指令PC中存放的地址值加上指令中给出的偏移量所得的地址，即：IR（地址段）+PC一PC，根据指令的含义和单总线结构的特点就可以写出指令执行流程。【答案】PC一MAR PC+1一PCDBUS一MDR，MDR一IRPC一YIR（地址段）+Y一ZZ一PC145用64K16位/片的SRAM存储器芯片设计一个总容量为256K32位存储器，CPU地址总线为A19A0(低位)，双向数据总线D31D0(低位)，读写控制信号为 ，芯片的片选控制信号为 。请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。【分析】用64K16位片的RAM存储芯片构成一个256K32位的存储器，所需的芯片数量为：(256K 32)/(64K 16)=8片，每两片作为一组共4组，每组内采用位扩展法组成一个64K 32的模块，4个64K 32的模块按字扩展法构成256K32位的存储器。此存储器的容量为256K，需18位地址（218=256K），选用A17-A0作为地址线，A18, A19不用，各芯片的容量均为64K，需16位地址，用A15A0向每个芯片提供地址，Al6, A17通过一个2-4译码器对4个模块进行选择，每个输出控制一个模块内的两个芯片，各个模块的片选控制信号CS对应的输入分别为：00, 01、10, 11， 作为所有芯片的读写控制信号，D31-D0为32条数据线。【答案】需的芯片数量为：(256K 32)/(64K 16)=8片，用A15A0向每个芯片提供地址，Al6, A17用于片选。146. 画出一种单总线结构的CPU内部结构图（寄存器级）拟出加法指令“ADD (R0),R1”的读取与执行流程。该指令的目的寻址方式为寄存器简址方式，而源操作数在R1中。147. 用2K4/片的存储芯片构成一个8KB的存储器，地址线A15A0（低），双向数据线D7D0，CE片选信号，WE控制信号。画出芯片级逻辑图，注明各种信号线，写出片选信号逻辑式。149、设CPU共有16根地址线，8根数据线，并用作访存控制信号，用作读写控制信号，现有下列存储芯片：RAM：1K8位、2K4位、4K8位ROM：2K8位、4K8位以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。要求：（1）最大4K地址空间为系统程序区，与其相邻2K地址空间为用户程序区。（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。（3）详细画出存储芯片的片选逻辑。 允许输出允许写74138答：地址空间描述如下：ROM对应的空间：11111111111111111111000000000000RAM对应的空间：11101111111111111110100000000000选择ROM芯片为2K8位的两片，RAM芯片为2K4位的两片ROM芯片1：11111111111111111111100000000000ROM芯片2：11110111111111111111000000000000RAM芯片1、2：（位扩展）11101111111111111110100000000000CPU与存储器连接图见下页：20
展开阅读全文