资源描述
NMOS“非”门电路,CMOS“非”门电路,负载管,驱动管,第四章组合逻辑电路,组合逻辑电路的分析与设计组合逻辑电路的竞争冒险编码器译码器比较器数据分配器与选择器加法器和算术逻辑单元,主要内容：,掌握组合逻辑电路的分析和设计方法。了解组合逻辑电路的竞争冒险现象及其消除方法。学会使用常见的组合逻辑电路及其集成芯片,本章要求：,4.1组合逻辑电路的分析与设计,逻辑电路,组合逻辑电路,时序逻辑电路,功能：输出只取决于当前的输入。,组成：门电路，不存在记忆元件。,功能：输出取决于当前的输入和原来的状态。,组成：组合电路、记忆元件。,组合电路的研究内容：,分析：,设计：,给定逻辑图,得到逻辑功能,分析,给定逻辑功能,画出逻辑图,设计,4.1.1组合逻辑电路的分析,(1)由逻辑图写出输出端的逻辑表达式,(2)运用逻辑代数化简或变换,(3)列逻辑状态表,(4)分析逻辑功能,已知逻辑电路,确定,逻辑功能,分析步骤：,例1：分析下图的逻辑功能,(1)写出逻辑表达式,(2)应用逻辑代数化简,反演律,反演律,(3)列逻辑状态表,逻辑式,(1)写出逻辑式,例2：分析下图的逻辑功能,.,化简,(2)列逻辑状态表,(3)分析逻辑功能输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”),可用于判断各输入端的状态是否相同。,逻辑式,例3：分析下图的逻辑功能,Y,&,&,1,.,B,A,&,C,1,0,1,A,设：C=1,封锁,打开,选通A信号,B,Y,&,&,1,.,B,A,&,C,0,0,1,设：C=0,封锁,选通B信号,打开,特点:C=1时选通A路信号；C=0时选通B路信号。,选通电路,4.1.2组合逻辑电路的综合,设计步骤如下：,例1：设计三人表决电路,多数人同意，通过；否则不通过。,真值表,输出为F，多数赞成时是“1”，否则是“0”。,设A、B、C分别表示三人态度:同意为“1”，不同意为“0”；,根据逻辑要求列状态表,(2)由状态表写出逻辑式,(3)化简逻辑式可得：,或由卡图诺可得相同结果,各组合之间是“或”关系,(4)根据逻辑表达式画出逻辑图。,若用与或门实现,若用与非门实现,例2：设计8421BCD码检验电路，要求当输入量DCBA2，或7时，电路输出F为高电平，试用最少的2输入与非门设计该电路。,解：（1）根据逻辑要求列状态表,四个逻辑变量可表示16种状态，而BCD码只用了前10个，故有10101111六个状态冗余，视作无关项。,真值表,(2)由状态表写出逻辑式,(3)化简逻辑式可得：,1,1,(4)根据逻辑表达式画出逻辑图。,4.2组合逻辑电路的竞争冒险,竞争：,冒险：,由于门电路延迟时间（传输时间）的存在，产生组合逻辑之外的干扰脉冲的现象称为竞争冒险现象。,4.2.1产生竞争冒险的原因,先观察如下电路，说明输出Y与A无关，恒等于0（低电平），这是理想的情况，而实际Y的波形不是这样。由于门电路的延迟时间的存在Y的输出种产生了两个脉冲，这两个脉冲不是逻辑设计所要求的。,原因：某逻辑门输入端存在互补的变量,4.2.2竞争冒险的消除,增加乘积项，消除互补量,当B=C=1时，F=1，消除了冒险,加滤波电容，消除窄脉冲,4.3编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。,n位二进制代码有2n种组合，可以表示2n个信息。,要表示N个信息所需的二进制代码应满足2nN,例：设计一个键控8421BCD码编码器。,（2）由真值表写出各输出的逻辑表达式为：,解：（1）列出真值表：,重新整理得：,（3）由表达式画出逻辑图：,（4）增加控制使能标志GS：,当按下S0S9任意一个键时，GS=1，表示有信号输入；当S0S9均没按下时，GS=0，表示没有信号输入。,从上面例子不难看出，编码电路实质上就是实现用二进制表示信息和符号的电路，编码器按功能课分为二十进制编码器，二进制编码器等；按信号有无权限级别又分为普通编码器和优先编码器。,同时按下两个键怎么办？,4.3.1二进制编码器,将输入信号编成二进制代码的电路。,2n个,n位,(1)分析要求：输入有4个信号，即N=4，根据2nN的关系，即n=2，即输出为二位二进制代码。,例：设计一个编码器，满足以下要求：(1)将I0、I1、I34个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)设输入信号高电平有效。,普通编码器,任何时刻只允许输入一个编码请求,表达式、电路图？,其它输入取值组合不允许出现，为约束项。,(2)列编码表：,由真值表写出逻辑式得到：,利用约束项化简，得：,电路图,I0?,因为I0、I1、I2I7是一组互相排斥的变量，因此真值表可以采用简化形式编码表列出来：,把上式逻辑式并转换成“与非”式,Y2=I4+I5+I6+I7,Y1=I2+I3+I6+I7,Y0=I1+I3+I5+I7,(4)画出逻辑图,当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。,即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。,4.3.2优先编码器,优先级别的高低由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权。,集成优先编码器举例74148（8线-3线）注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效)，GS为优先编码工作标志(低电平有效)。,G1,G2,G3组成控制电路。,选通输入端,0,1,编码器正常工作,1,0,均为“1”,由逻辑图写出输出的逻辑式，得到：,表4.3.374LS148电路的功能表,74LS148的逻辑功能描述：,低电平有效,允许编码，但无有效编码请求,禁止状态,工作状态,允许编码，但无有效编码请求,正在优先编码,74LS148优先编码器管脚图,编码器的应用,例：试用两片74LS148接成16线4线优先编码器，将A0A1516个低电平输入信号编为0000111116个4位二进制代码。其中A15的优先权最高，A0的优先权最低。,解：,由于1片74LS148只有8个编码输入端，所以需要2片74LS148才能对16个输入信号进行编码。,1.扩展应用,图4.3.5用74LS148接成的16线4线优先编码器,0,0,1,100,111,011,1,若全为1,0,0,1,111,0,0,010,101,2组成8421BCD编码器,如何利用148芯片和门电路实现8421BCD编码？,二十进制优先编码器74147,74LS147的功能表,输出是反码,优先权最高,低电平有效,4.4译码器,译码：编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。译码器：实现译码功能的电路。,译码输入：n位二进制代码,译码输出：m位输出信号m=2n,译码规则：对应输入的一组二进制代码有且仅有一个输出端为有效电平，其余输出端为相反电平,常用的译码器有二进制译码器、二-十进制译码器和显示译码器等。,4.4.1二进制译码器,三位二进制译码器的方框图,输入：二进制代码（N位），输出：2N个信号，每个输出对应一个最小项。,输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为3线8线译码器。,S为控制端。S=1译码工作S=0禁止译码，输出全1,3线8线译码器74LS138,由逻辑图写出输出的逻辑式(S=1)，得到：,表4.4.174LS138的功能表,译中为“0”，输出为低电平,高电平有效,低电平有效,二进制译码器74LS138,逻辑符号,国标符号,简化逻辑符号,构成逻辑函数最小项发生器,如果将一逻辑函数的输入变量加到译码器的译码输入端，则译码输出的每一个输出端都对应一个逻辑函数的最小项。,二进制译码器74LS138,应用,例1用译码器实现组合逻辑电路F1（X,Y,Z）=m(2,3,6,7),(2）将函数F转换成最小项表达式,(3)利用摩根定律变换,并将XYZ对应片子输入端CBA,将三个控制端按允许译码条件进行处理,(4)将2，3，6，7的输出作为与非门输入，便得到逻辑函数F,例2用74138译码器实现一位减法器,解：Ai、Bi、Ci分别表示被减数、减数和低位来的借位，Di、Ci+1表示差和该位的借位信号（1）列真值表,（2）写出表达式并化简,（3）画逻辑图,用一片74138加二个与非门就可实现该组合逻辑电路。,可见，用译码器实现多输出逻辑函数时，优点更明显。,译码器的扩展用两片74138扩展为4线16线译码器,74LS138应用,D3=0时，片(1)工作，片(2)禁止,D3=1时，片(1)禁止，片(2)工作,译出00000111八个代码,译出10001111八个代码,由74LS138译码器构成的数据分配器,74LS138应用,有关内容在分配器中介绍,4.4.2二十进制译码器,二十进制译码器的逻辑功能是将输入的BCD码译成十个输出信号。,二十进制译码器74LS42逻辑图,根据逻辑图得到：,二-十进制译码器74LS42的真值表,译中为0,拒绝伪码,4.4.3数字显示译码器,在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。,1101101,低电平时发光,高电平时发光,1.七段字符显示器：,2七段显示译码器7448七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器。,7448的逻辑功能：,（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。,（2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI=1时，才产生0的七段显示码,如果此时输入RBI=0，则译码器的ag输出全0，使显示器全灭；所以RBI称为灭零输入端。,（3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。LT称为试灯输入端。,（4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。作输入使用时，如果BI=0时，不管其他输入端为何值，ag均输出0，显示器全灭。因此BI称为灭灯输入端。作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO又称为灭零输出端。,将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。具有无效0消隐功能的多位数码显示系统,用7448驱动BS201的连接方法,下图是一个用七段显示译码器7448驱动共阴型LED数码管的实用电路。,7448的输出为什么要与电源电阻相连？,4.5数据分配器与数据选择器,在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。,使能端,多路选择器,多路分配器,4.5.1数据分配器,将一个数据分时分送到多个输出端输出。,数据输入,使能端,D,Y0,Y1,Y2,Y3,S,数据输出端,确定芯片是否工作,数据分配器的功能表,Y3Y2Y1Y0,由74LS138译码器构成的数据分配器,由总线来的数字信号输送到不同的下级电路中去。,4.5.1数据选择器,从多路数据中选择其中所需要的一路数据输出。,例：四选一数据选择器,输出数据,使能端,究竟选择哪一路数据输出由A1、A0两位地址码决定。,8选1数据选择器74LS151,Y=,74LS151的引脚和功能表,74LS151功能表,数据选择器的应用,用使能端，可将两片8选1数据选择器扩展16选1数据选择器。,例1:,用CT74LS151型8选1数据选择器实现逻辑函数式Y=AB+BC+CA,解：将逻辑函数式用最小项表示,将输入变量A、B、C分别对应地接到数据选择器的选择端A2、A1、A0。由状态表可知,将数据输入端D3、D5、D6、D7接“1”，其余输入端接“0”，即可实现输出Y，如图所示。,实现逻辑函数,将输入变量A、B、C分别对应地接到数据选择器的选择端A2、A1、A0。由状态表可知,将数据输入端D3、D5、D6、D7接“1”,其余输入端接“0”,即可实现输出Y,如图所示。,74LS151功能表,用数据选择器来实现逻辑函数时，应注意以下几点：,1当逻辑函数的变量个数与数据选择器选择输入端个数相等时，可直接用数据选择器来实现所要实现的逻辑函数。,2当逻辑函数的变量个数多于数据选择器选择输入端数目时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。,3一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。,逻辑函数变量数大于数据选择器输入变量个数。例试用4选1数据选择器实现逻辑函数：,解：将A、B接到地址输入端，C加到适当的数据输入端。,试用4选1数据选择器74LS153（12）和最少量的与非门实现逻辑函数：,练习,4.6加法器与算术逻辑单元,最基本的运算单元：加法器,加法器:实现二进制加法运算的电路，又分为半加器、全加器和多位加法器,进位,不考虑低位来的进位,要考虑低位来的进位,4.6.1半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,逻辑符号：,半加器：,半加器真值表,逻辑表达式,4.6.2全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,全加器：,(1)列真值表,(2)写出逻辑式,逻辑符号：,4.6.3多位加法器,功能：实现N位二进制数相加按实现方法分类：串行进位加法器、超前进位加法器1.串行进位加法器,例：用全加器实现4位二进制数相加。,低位全加器进位输出,高位全加器进位输入,注意：CI-1=0,4位串行进位加法器,这种加法器的最大缺点是运算速度慢，做一次加法运算可能需要四个全加器的传输延迟时间。但是其电路结构比较简单。,2.并行（超前）进位加法器,定义：,则：,全加器真值表,由真值表可得出：,CiAiBi+(Ai+Bi)Ci1,Ci+1Gi+PiCiGi+Pi（Gi1Pi-1Ci-1),如对于两个4位数二进制数A3A2A1A0和B3B2B1B0相加，则：,C1G0+P0C0C2G1+P1C1G1+P1（G0+P0C0）C3G2+P2C2G2+P2(G1+P1C1)C4G3+P3C3G2+P3(G2+P2C2),Ci+1Gi+PiCi,而：,C0,进位位直接由加数、被加数和最低位进位位C0形成。,由此得出:4位超前进位加法器74LS283的逻辑图,速度快电路复杂,4位并行加法器74LS283的逻辑符号,例1：用两片74LS283构成8位二进制数加法器,解：低位片的进位输入接0，进位输出接入高位片的进位输入即可。图见书P.77,例2：设计一个能将BCD代码转换为余3代码的代码转换器。,想一想?,例3：试利用两片四位并行加法器和必要的门电路设计一个BCD码的加法器。,解：根据BCD码的运算规则,当两数之和小于、等于9(1001)时,所得结果即为输出(亦可看作加零后输出)。当所得结果大于9(10101111)时,则应加6(0110),这样一方面能给出进位输出信号,同时得到一个小于9的输出结果。,由表4.6.3不难得到修正表达式为：,当C0时，不需调整，C1时，需加6，即B3B2B1B0=0110,故只需令B2B1C，B3B00,4.6.4算术逻辑单元,ALU集成芯片74LS381能实现两个四位数的算术逻辑运算，运算种类由选择键S2S1S0设置，芯片还含有清零和预置功能。,管脚图和功能表见教材P.79,4.7数值比较器,4.7.1一位数值比较器,(1)AB：只有当A=1、B=0时，AB才为真；(2)AB：只有当A=0、B=1时，AB才为真；(3)A=B：只有当A=B=0或A=B=1时，A=B才为真。,数值比较器：能够比较数字大小的电路。,1.根据题意，列出真值表,（2）根据真值表写出各输出的逻辑函数表达式,=AB,（3）逻辑电路图,4.7.2集成数值比较器,1.集成数值比较器74LS85功能,该芯片是一个四位数值比较器，其比较原理如下：,设四位数字为A：A3A2A1A0，B：B3B2B1B0，,先比最高位A3B3，则AB；,最高位相同A3=B3，比次高位A2B2，则结果AB；,各位都相同时，A=B,表4.7.274LS85的功能表,由功能表写出：,只比较两个4位数时，I(AB)=I(A=B)=1.,2.集成数值比较器应用,例1：用两片4位二进制数值比较器74LS85实现8位二进制数比较。,解：,用级联法实现多位数值比较,任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关；它由基本门构成，不含存贮电路和记忆元件，且无反馈线。,根据已经给定的逻辑电路，描述其逻辑功能。,根据设计要求构成功能正确、经济、可靠的电路,组合电路,组合电路的分析,组合电路的设计,本章小结,1常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。2上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少3用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。,常用的中规模组合逻辑器件的应用,重点：组合逻辑电路的概念组合逻辑电路的分析与设计方法常用组合模块的功能及应用难点：灵活运用模块进行电路设计组合电路的竞争与冒险的判断与消除,
展开阅读全文