数电第16、17讲修改.ppt

6.3.2计数器,三、任意进制计数器的构成方法,假定已有的是N进制计数器，而需要得到M进制计数器。,1当MN时：必须将多片计数器级联。,1）整体清“0”法或整体置数法,基本思路：先将n片计数器级联组成Nn（NnM）进制计数器，计满M个状态后，采用整体清“0”或整体置数法实现M进制计数器。,2）分解法,基本思路：将M=M1M2Mn，其中M1、M2、Mn均不大于N，则用n片计数器分别组成M1、M2、Mn进制的计数器，然后级联即可构成M进制计数器。,芯片级联的方式：,串行进位方式：以低位片的进位输出信号C作为高位片的时钟输入信号CP。,并行进位方式：以低位片的进位输出信号C作为高位片的工作状态控制信号EP和ET。,6.3.2计数器,例：试用74160组成百进制计数器。,串行进位方式（异步计数器）,并行进位方式（同步计数器）,6.3.2计数器,例：试用两片74160实现54进制计数器。,解：M=54，74160是具有异步清零、同步置数的十进制计数器。,整体同步置数法,计数：053。,注意：整体置数法两片计数器间采用同步级联,6.3.2计数器,整体异步清零法,计数：053。,5（十位）,4(个位),0101(54为暂态）,0100,Q3Q2Q1Q0,进位输出？,可选取53状态来产生进位信号,注意：整体异步清零法两片计数器间可采用同步也可采用异步级联方式。,6.3.2计数器,计数：053。,6.3.2计数器,分解法,M=54=69，用两片74160分别构成六进制和九进制，然后级联即可。,六进制,九进制,6.3.2计数器,图6.3.41例5.3.4电路的整体置零方式,计数028，构成29进制计数器。,6.3.2计数器,图6.3.41例6.3.4电路的整体置数方式,计数028，构成29进制计数器。,CP为秒脉冲(周期为1秒),秒显示0059秒,分显示0059分,小时显示0023小时,显示译码器,数码管,计数器应用举例电子表电路,6.3.2计数器,6.3.2计数器,四、移位寄存器型计数器,1、N位环形计数器,4位环形计数器,动启自能不,特征：每个有效状态中只有一个“1”。（优点：电路简单，各触发器的1表示电路的一个状态，无需加译码电路）,N位环形计数器可以实现N进制计数器。（状态利用率低）,Q0Q1Q2Q3,1111,0110,0011,0111,0000,1001,0101,1011,1010,1100,1101,1110,能够自启动,6.3.2计数器,6.3.2计数器,图6.3.46移位寄存器型计数器的一般结构形式,2、N位扭环形计数器,N位扭环形计数器可以实现2N进制计数器。,状态方程：,4位扭环形计数器,Q0Q1Q2Q3,不能自启动,有效循环,无效循环,6.3.2计数器,Q0Q1Q2Q3,能够自启动,6.3.2计数器,6.3.3顺序脉冲发生器,在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器。,顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成。作为时间基准的计数脉冲由计数器的时钟输入端送入，译码器将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为“1”，或者轮流为“0”。环形计数器的输出就是顺序脉冲，故可不加译码电路即可直接作为顺序脉冲发生器。,组成框图：(见黑板),6.3.3顺序脉冲发生器,1、用环型计数器作顺序脉冲发生器（图5.3.52）,（a）电路图（b）电压波形图,6.3.3顺序脉冲发生器,2、用计数器和译码器构成的顺序脉冲发生器（图6.3.52）,（a）电路图（b）电压波形图,6.3.3顺序脉冲发生器,图6.3.53用中规模集成电路构成的顺序脉冲发生器（a）电路图（b）电压波形图,6.3.4序列信号发生器,在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，这种信号就叫序列信号。,能够产生序列信号（在时钟脉冲作用下产生的一组特定的串行数字信号）的电路称为序列信号发生器。,图6.3.55用计数器和数据选择器组成的序列信号发生器,