基于VHDL语言的数字钟设计

1、吕梁学院2016届毕业论文设计开题报告学生用表系部:物理系 专业:电子信息工程 班级:课题名称基于VHDL语言的数字钟系统设计指导教师学生学号1.课题来源及意义: 时间是一个抽象的概念,是物质运动变化的持续性顺序性的表现.在日常生活中,时间。

2、课程:CPLD与FPGA设计及应用实验:基于VHDL语言的数字时钟设计 学号:092030030姓名: 朱 峰 专业:信号与信息处理 学院:电子与信息学院2011年12月基于VHDL语言的数字时钟设计一:主要功能1:具有时分秒计数显示功能。