计算机组成原理DOC

1. 中央处理器的组成原理。主要的内容是运算方法和运算器、控制器、指令系统和系统总线。2. 存储器的组织及输入输出组织。主要的内容是高速缓冲存储器 Cache主存储器、外存储器和由它们组成的多级存储系统；常用的输入 /输出设备和输入 /输出系统。三.本课程的特点：1. 具有要求的基础较高，知识面广和承上启下的特点。2. 具有概念多、难度大的特点。根据以上的特点，要求在学习计算机组成原理课前必须要有较扎实的数字逻辑和数字 电路的知识，学习本课程必须弄清原理，按质完成一定量的习题，要在理解的基础上记住有关 的原理、概念和术语。通过不断的学习、复习，有意识有目的地围绕“整机概念”这一最大的 难点主动地学习，有条件者可结合计算机系统的监控程序分析、学习，效果会更好，只要努 力，我们学习计算机组成原理课程的目的就一定能达到。第1章计算机系统概论本章的学习目的： 初步了解计算机系统的组成和计算机的工作过程，掌握常用的概念、名 词术语，为以后各章的学习打下基础。本章要掌握的主要内容：1. 电子计算机的分类，电子数字计算机的特点。2. 计算机与人们的生活息息相关，了解计算机有哪些主要的应用。3. 计算机系统是由硬件和软件两大部分组成的，硬件是物资基础，软件是解题的灵魂。弄 清硬件和软件的概念。4. 计算机硬件系统所包含的主要部分，各部分的功能及其组成框图。5. 计算机的工作过程，主要是执行指令的过程。而指令周期包括取出指令、解释指令和执 行指令两个阶段。6. 计算机发展所经历的五代，前四代分代的主要标志是以所使用的主要逻辑元件来划分 的，第五代计算机以知识推理，人工智能为主要标志。7. 当前计算机组织结构发展的趋势。8. 冯努依曼计算机的设计思想是采用二进制表示各种信息以及存储程序和程序控制。存 储程序的概念是将解题程序（连同必须的原始数据）预先存入存储器；程序控制是指控制器依 据所存储的程序控制全机自动、协调地完成解题任务。存储程序和程序控制统称为 存储程序控 制。9. 控制器和运算器合称为 中央处理器CPU当前CP芯片还集成有存储管理部件、 Cache 等；CP和内存储器合称为计算机主机。10. 指令字和数据均以二进制代码的形式存入存储器，计算机是如何区分出指令和数据的。11. 计算机系统的主要性能指标包括哪些？12. 计算机的运算速度是指它每秒钟执行指令的条数。单位是MIPS（百万条指令每秒）m nfi ti i丄式中，n指令的种类fi 第i种指令在程序中出现的频度（%）ti 第i种指令的指令周期13. 计算机系统按功能划分，通常为五级的层次结构，每一级都可进行程序设计。14. 机器功能的软硬件划分取决于价格、速度、可靠性、存储容量和变更周期等。15. 软件和硬件在逻辑功能上是等效的。合理分配软硬件的功能是计算机总体结构的重要 内容。16. 固件是具有软件功能的硬件，它是介于传统软硬件之间的实体。从功能上说类似于软 件，就其形态说类似硬件。17. 本章主要的术语及概念：运算器、控制器、中央处理器 CPU主机、存储器、I/O接口（适配器）、I/O设备、总 线、存储程序、程序控制、硬件、软件、固件、运算速度、存储容量、单元地址、存储单元、 程序、指令。第2章运算方法和运算器本章的学习目的：弄清数据与文字在计算机中的表示法，定点加、减、乘、除运算的算 法，浮点数的表示法及运算方法，逻辑运算的实现，定点、浮点运算器的组成及工作原理。本章要掌握的主要内容：1.进位计数制及不同计数制（十、二、八、十六）之间数的转换方法。进位计数制有两个要素，一是基数 R,二是位权R。R是指计数制中所用到的数码个数， 如十进制为09共十个数字符号；Ri是指R进制数中数位的固定倍数。不同数制之间数的转换依据：若两个有理数相等，则这两个数的整数部分与小数部分一定 分别相等。2计算机广泛使用二进制的原因是由于其只有二个数字符号，便于物理的实现，运算规则 最简单，节省元件，可作为逻辑设计的便利工具，可靠性高。3计算机中表示的二进制位数B和人们习惯的十进制数D之间的位数关系：B = 3.32 D可见，一位十进制数要用3.32位二进制数表示，这应与二进制编码的十进制数（BCD码） 区分开来。4数值数据在计算机中有定点表示和浮点表示两种数据格式。5定点表示法的表数范围、精度及其特点。6浮点表示这一部分的内容是一个难点，应真正弄懂。（1）浮点数的构成：N=REXM上式R是基数，通常R=2 （也有R=8或R=16），对于同一台计算机，R是固定不变的，因 此，计算机表示浮点数时只需表示指数（称为阶）E和尾数M。E包括阶符（指明指数的正负） 和阶码（整数），用于指明小数点的实际位置。 M为尾数，包括数符和尾数，M表示了数的精 度和正负。它在机器中的表示如下：EsE1 E2 EmMsM1 M2 Mhk阶符 T | 阶码 1-数符TI r尾数L |形式小数点所表示的浮点数，其形式小数点的位置在Ms之后。由于整个数的小数点位置还应由阶来决 定，即当E为正阶时，表明实际小数点的实际位置应右移；当E为负阶时，表明实际小数点的位 置应左移。由于所表示的尾数部分，其最大的绝对值约等于 1,因此，所能表示的最大数是由 阶码的位数来确定，而表示数的精度应由尾数的位数n决定。(2) .规格化浮点数是尾数的最高位为非零数值的浮点数。表示为 0.5C |M|1(R=2)规格化数可使一个浮点数的表示是惟一的，而且能保留最多的有效数字，避免丢失运算精度。例：某运算结果：N=20001x 0.00000001100011,限定的尾数为8位，可得Ni=20001X 0.00000001或 N 2=2-0111X0.11000111这二个数的精度不同，N2有8位数的精度，而N1只有1位数的精 度。N1是由N舍去尾数的低8位得到的，N2则是由N规格化后得到的。.如何实现规格化？当|M|A 1时，将尾数右移，每右移一位，阶码加1，称为向右规格化，简称右规；当|M|0.5寸，将尾数左移，每左移一位，阶码减1,称为向左规格化，简称左规。可见，规格化过程，就是自动调节比例因子的过程。应注意的是，尾数为零的浮点数不能 规格化。.规格化浮点数的表数范围：设阶码为m位，尾数为n位(不包括阶符和尾符)，则规格化浮点数的表数范围为：2 仝“ 4)% 1 三 n 22x (1 _ 2)2上式中(2m-1)和-(2m-1)是m位阶码能表示的最大和最小的阶码，而 1和1-2则是规格化尾数绝对值最小和最大的值。在阶和尾数均用补码表示的机器中，由于补码可多表示一个最小的负数和为便于判别规格 化，则其表数范围为：正数：2 X 1 N N 2厂， -1上式中，-2“为m位补码表示的阶码所能表示的最小负数，-1为补码表示的最小的尾数值。当 M = -2-1 时,M补=1.1000,而当 M= (-2-1-2 -n)时,M补=1.011 1,M= -1 时,M补=1.0000,除去M= -2-1这一数值后，要判别是否为规格化尾数，只需判 Ms和M1这两位的状态 不相同时，则为规格化尾数。设想把M= -2-1作为规格化尾数，其判断规格化的逻辑表达式在尾 数的位数很多时的复杂程度。(5).浮点表示的优缺点。7EEE754标准中单精度和双精度两种浮点数的表示数的范围及其机器数的表示形式。8. 十进制数串的表示方法：(1) 字符串形式：每个十进制数位或符号位占用一个字节。字符串形式应用于非数值处理 的领域。(2) 压缩的十进制数串形式：一个字节存放两个十进制数位。9. 计算机中表示数的大小和正负的方法称为 码制。机器数的表示有原码、补码、反码和移 码四种形式。10. 原码、补码、反码和移码的性质归纳：(1) 补码、反码和移码的符号位作为数值的一部分看待，参加运算，而原码则不能。(2) 原码和反码的表数范围相对于 0来说是对称的，整数：-(2n-1 )0 + (2n -1)小数：-(1-2n)0 + (1-2n)而补码和移码则可多表示一个最小负数：整数： -2n、-( 2n-1) 0 +(2n-1)小数： -1、-(1-2-n) 0 +(1-2-n)(3) 零的原码和反码(定点小数)各有二种表示形式：+0原=0.00-0,-0原=1.00 0+0反=0.00-0,-0反=1.11T而零的补码和移码(定点整数)各只有一种表示形式：+0补=-0补=0 00- 0+移0= -0移=1 00- 0( 4)反码和补码右移时,移空位(数的最高位)补上和符号相同的代码,而原码左右移 时,移空位均补上 0；补码左移,移空位(数的最低位)补 0；正数的反码左移时,移空位补 0,负数的反码左移时,移空位补 1。( 5)原码表示法便于输入输出,有利于实现乘除运算,不利于加减运算；补码表示法便 于加减运算,乘除运算也有较好算法,故多被采用；反码表示法最易于形成代码,但运算复杂 且速度慢,很少采用；移码主要用于表示浮点数的阶。11字符的ASCII码与字符串的表示方法。12. 汉字的表示方法包括汉字的输入编码,汉字内码和汉字字模码。13. 由于噪音干扰而造成计算机的突发性错误可通过数据校验码加以发现或给出错误特征 而对错误加以纠正。奇偶校验码校验位的生成,查错过程及查错的功能。14若待编码信息为n位(二进制)，则纠正一位错所需的校验位数r应满足：r2 n+r+1模2四则运算，循环冗余码(CRC)的纠错原理。15. 补码加法的规则是任意两个数的补码之和等于该两数和之补码,即X补 +Y补=X+Y补(mod 2)对于定点小数来说，上式的先决条件是：-1 x1, -1 y1,-1Wx+y 1时，小数点左边两位的状态为SISn=10或 01,此时为溢出的情况。故双符号位的判溢出表达式 为：OF =Sn Sn Sn Sn =Sn 二 Sn值得指出的是，机器存储的是正常范围表示的数，因此只需存储单符号位的补码，只是在 运算时，将单符号位的补码扩充为双符号位的补码。18由逻辑门电路组成的全加器的逻辑方程式：Sj = A 二 Bj 二 GG* = ABi + （A B）G佃行波进位n位字长加减法器结果的形成时间，以P48图2.3为例：ta =（2 n 9） T上式说明，行波进位加减法器结果的形成时间随 n的增加而增加；尽管n位操作数同时送 到，但高位的和数要等到相邻低位的进位形成后再经一定时间后才能形成，由于进位是“行 波”式（串行）进行的，故这种加减法线路无法达到真正的并行，就是说，其速度较慢。因 此，加快进位的传送，是提高运算速度的关键。20计算机中实现十进制加法的两种方法。十进制加法器的组成及其设计的关键。21计算机实现乘除运算的方法：（1）用乘除运算子程序实现；（2）在加法器和寄存器中增添控制线路实现；（3）用阵列乘除法器实现。22原码一位乘法的算法：（1）符号位单独处理，Zs=Xs二Ys（2）从乘数的最低位开始，逐位与被乘数相乘，若该乘数位 Yn-i+1 = 1，则部分积Pi-1 +|x|, 若Yn-i+1= 0,则P-1+0,相加后右移一位，得新的部分积P，重复n次可得乘积的绝对值|P。（可 见，原码乘法过程变为+|x|或+0以及右移操作）（3）给|P置乘积的符号位Zs,可得x X y原23原码一位乘法的逻辑结构原理图及乘法操作的总时间。24确立补码乘法算法的重要公式：(1) 补码与真值的转换公式：已知y补=丫0$邛2yn，则真值ny - -y。亠二 y 2J(2) 补码的右移已知：x补=X0.X1X2Xn，贝Ux补=XOXCX1X2Xn225.阵列乘法器的组成原理及其与常规乘法器的比较。(1) mx n位的阵列乘法器，被加数产生部件由mx n个与门组成；被加数求和部件由(m-1)x n位全加器组成。(2) 阵列乘法器一次乘法所需时间。(3) 运算的过程。26原码除法的运算规则。(1) 商的符号位单独处理，即qs= Xs二Ys(2) 商的尾数 q = XiX2Xn =q1q2.qnyiy2.yn商的原码q原=qs.q1q2qn(3) 被除数X、除数丫、商q和余数rn之间的关系应满足：X=q x Y+rn0 |m|2 -1XY27. 原码加减交替法(不恢复余数法)除法算法：(1) 商符 qs= Xs 二 Ys(2) 余数ri为正数时，商上1,余数左移一位减除数，即2n-|y|(-|y用加-|y|补)；余数为负 数时，商上0,余数左移一位加除数，即2r+|y|，如此循环，直至取得所需的n位商为止。(3) 给商置入商符得q原。28. 原码加减交替法除法的逻辑结构原理图及操作步骤、操作的总时间。29. 阵列除法器的组成原理及其与常规除法器的比较。(1) 实现阵列除法的关键电路是可控加法减法单元(CAS)。(2) n位除n位所需CAS单元为n2个。(3) 阵列除法器执行一次除法所需时间为n2T，T为一个CAS单元电路的延迟时间，可采 用先行进位的方法缩短阵列除法器的操作时间。30. 计算机中的基本逻辑运算、逻辑运算的特点及其应用。31. 多功能算术逻辑运算单元设计的基本思想。由控制参数& S1 S2 S3将操作数Ai和Bi组合成函数x和再送全加器相加，由于S S1 S2 S3不 同的组合和在算逻运算控制端M的共同控制下，便可实现多种算术逻辑运算。32. 多功能算逻运算单元的组成(参见P79图2.19)(1) 函数发生器，输出Xi和yiy = AiSo BiSiBi（2）具有先行进位链的加法器由于Xi+yi =xi , Xi yi=yi，这就使得进位逻辑式得到简化。Cn+i+1 = X yi + （Xi +yi）Cn+i = yi + XiCn+i上式说明了 Xi既是一个操作数，又是进位传递函数；yi既是一个操作数，又是进位产生函 数。这就大大简化了先行进位链的线路。先行进位链进位的表达式（递推式）如下：Cn+1 = yo + XoCnCn+2 = yi+Xiyo+XlXoCnCn+3 = y2+X2yi +X2Xiyo+X2XlXoCnG *3 X3y2 X3X2y1 X3X2X1yo片（小组）进位产生函数P = X3X2X1XD片（小组）进位传递函数Cn+4=G + PG从以上进位的递推公式可见，G+1、Cn+2和Cn+3是同时形成的，这是由于以上三个进位表达 式都是“与或”表达式，用“与或”门实现，而“与或”门的输入变量是Xi，yi和Cn，X和yi又是由同时送来的Ai、Bi经函数发生器产生，故以上3个进位信号同时产生。由此可见，并行进位 是解决行波进位并行加法器速度慢的行之有效的方法。由多片74181组成的ALU，实现片（小组）内并行进位，片（小组）间串行进位。33. 由74181和74182组成的两级先行进位的ALU。先行进位部件（CLA）74182的进位逻辑式：Cn+x=Go+PoCnCn+y=G 什P1 Go+P1PoCnCn+z=G2+P2G1 + P2P1Go+P2P1PoCnP 二反 P2 习 P0 =RRPP）G* = G3 + P3G2 * P3BG1 + RF2 PG。例：32位两级先行进位的ALU （参见P82图2.22）34实现总线连接的三态缓冲器。三态逻辑电路是指输出电平可具有逻辑“ T,逻辑“o”和“浮空”三种状态的逻辑电 路，是实现总线连接的理想器件。35运算器的三种基本结构及其特点，运算器的实例。36.浮点运算的算法：浮点算术运算由阶和尾数两部分的运算组成，它们的运算可采用任何一种相应的定点运算 的方法进行。设两浮点数：x=2Ex Mx，讨=2 My,则（1）浮点加减法运算：x_y=(Mx 2Ex 耳 _My) 2EyEx Ey(2) 浮点乘法运算：Ex -4Eyxxy =(MxxMy)x2 x y(3) 浮点除法运算：x“y=(Mx“My) 2Ex_Ey37浮点加减法运算的步骤：(1) 首先是对阶，就是使两个浮点数的阶码取得一致的过程。通常用加法线路求阶差：WE 卜=Ex 补- Ey 补若.E 0，即Ex Ey,应将My右移，每右移一位，=E-1，直至厶E=0为止；若E0，即Ex Ey,应将Mx右移，每右移一位，E+1，直至厶E=0为止。(2) 取大阶Max (Ex ,Ey)暂作结果的阶，将对阶后的尾数按指令要求相加或相减。(3) 将运算结果规格化(以双符号补码为例)A. 右规条件：运算结果两个尾符SoSo状态不同，即：Nr = So 二 So =1右规的操作是尾数右移，阶码加1;B. 左规条件：结果非零(即RM0)而且为正数，尾数最高位Mi =0;或结果为负数，尾 数最高位Mi=1,即：Nl =sS0 m? r=o soSoMi左规的操作是尾数每左移一位，阶码减1。(4) 舍入处理当尾数右移时，为减少误差，需进行舍入处理。常用的舍入法有“ 0舍 1入法”和“恒置 1法”。(5) 最后检测结果是否溢出。浮点数的溢出是指运算结果的阶大于机器所能表示的最大正阶。若溢出，转中断处理或 停机。38浮点乘法运算的步骤(1) 阶码相加，尾数相乘；(2) 结果规格化；(3) 通常对乘积低位部分进行舍入处理，取尾数乘积的高位部分；(4) 判溢出。39浮点除法运算的步骤：(1) 阶码相减，尾数相除;(2) 结果规格化；(3) 判溢出；40浮点运算器的结构及浮点四则运算的实现。41.浮点运算流水线：(1) 线性流水线时钟周期的确定：T = Max(T i) + T l = T m + T l(2) K级线性流水线的加速比：Ck =卫=n_-kTk k+( n-1)(3) 实例见P102【例2.37】42本章主要的术语、概念。进位计数制、码制、规格化浮点数、左规、右规、舍入、溢出、机器数、真值、原码、反 码、补码、移码、求补、 ASCII码、汉字内码、数据校验码、变形补码、数据通路、先行进 位、浮点运算流水线、加速比。第3章存储系统本章的学习目的：弄清半导体存储元件的存储机理，由半导体存储器芯片组成主存的工作 原理，高速缓冲存储器、多模块交叉并行存储系统和虚拟存储器的工作原理，存储系统的层次 结构。本章要掌握的基本内容：1. 存储器的分类，主要掌握按存取方式分类和按在计算机系统中的作用分类。2. 存储系统的设计目标：在一定的成本下，获得尽可能大的存储容量，尽可能高的存取速 度以及可靠性等。3存储系统的分级结构(P109图3.1)(1) 高速缓冲存储器在计算机系统中用于存放最活跃的程序和数据的高速小容量存储器。(2) 主存储器用于存放计算机运行期间的大量程序和数据的半导体存储器。内存储器(简称内存)包括主存储器和高速缓冲存储器，是 CPU能直接访问的存储器。(3) 外存储器(辅助存储器)存放当前暂不参与运行的程序和数据，需要时再与主存成批交换信息的存储器。例如磁表 面存储器(磁盘、磁带)、光盘存储器。4. 主存储器的技术指标(1) 存储容量主存存储单元的总数，通常用字数或字节数表示。按字节编址的主存，存储容量的单位可 用KB、MB、GB、TB等单位表示：1KB=210 B， 1MB=220 B，1GB=230B， 1TB=240B(2) 存储周期Tmc两次读/写操作之间所需的最短间隔时间。Tmc的单位是ns納秒)，1n s=1(-? s。当前半导体存储器的Tmc已小于10ns值得指出的是存取时间Ta ,是指存储器从接收到读出或写入的命令起到完成读数或写数操 作所需的时间。通常Ta nKX LX S式中：n 数据盘记录面数 每个记录面的磁道数L每一磁道记录的扇区数S每一扇区的字节数例如当前3.5英寸的硬盘容量已达120GB。（3）平均存取（定位）时间指发出读/写命令后，磁头由某一位置移动到所指定的记录位置并开始进行读/写操作所需的 时间。平均存取时间通常用平均找道时间Ts和平均等待时间Tl之和来衡量。Ta =Ts+TlTsmax式中，TsTl 二TC212n式中：Tc盘片旋转一圈所需的时间，r转/秒Tsmax最大的找道时间，Tsmi最小的找道时间（4）数据传输率Dtr磁盘存储器在单位时间里读/写的二进制信息量，单位是KB/S （千字节/秒）Dtr= pXs 或 Dtr=Db X V式中：p每秒转数s每道容量Db位密度V 最内圈磁道线速度例：设盘转速为p转/秒，每道容量为s个字，则读写一块字数为W的数据所需时间T约为:26硬磁盘存储器的基本组成及工作原理。27硬磁盘存储器的记录格式参见P166图3.52，编址方案为：记录面号，磁道号，扇区号，（台号）28软磁盘存储器的组成及工作原理。29磁带存储器的主要性能及磁带机的分类。30光盘存储器的分类及工作原理。31本章主要的术语、概念存储元、随机存储器、顺序存储器、半顺序存储器、ROM、RAM、Cache主存、内存、外存（辅存）、存储周期、静态存储器、动态存储器、刷新、破坏性读出、写操作、读操 作、多模块交叉存储器、双端口存储器、Cache的命中率、相联存储器、虚拟存储器、地址映 射、地址变换、记录方式、道密度、位密度、平均定位时间、平均等待时间、记录格式、数据 传输速率。第4章指令系统本章的学习目的：弄清计算机指令系统按功能划分的指令种类；两种指令系统计算机： CISC （复杂指令系统计算机）和RISC （精简指令系统计算机）指令的特点；指令和数据的寻 址方式；堆栈及其应用。本章要掌握的基本内容：1. 指令系统与软件、硬件之间的关系按指令系统的功能构造硬件组织；硬件支持指令系统功能的实现；在指令系统的基础上构 造系统软件。2. 指令的基本格式操作码字段0P地址码字段AOP指示指令的操作性质，用二进制代码表示，0P通过指令译码器进行解释。A通常用于指示操作数的地址或指令地址。决定指令格式的主要因素有三个：一是操作的种类，二是地址的数目，三是寻址方式。3. 操作码0P的结构（1）操作码的位数n取决于操作的种类N2n N ,即nlog2 N（2）操作码的结构可分为二种：a. 固定长度（规整型）的0P结构是指操作码的位数和位置固定不变。其特点是有利于简化硬件的译码逻辑，但指令码各位 的利用率较低。b. 可变长度（非规整型）的0P结构是指操作码的位数不固定。其特点是指令码各位的利用率高，但硬件的实现较难。4. 地址码结构根据一条指令中所包含的地址个数，分为三地址、二地址、一地址和零地址四种指令。参 见课本P181。应当指出的是，一地址指令由指令的地址字段可获得一个操作数，在涉及到双操 作数的指令时，另一操作数被指定在累加器 AC中（称为隐含寻址）。另外，零地址指令是指 在指令中不包含操作数的地址，这对于不需有操作数的指令如停机指令等是可理解的，而对于 要涉及操作数的零地址指令，操作数存放在堆栈中，可由堆栈指针指定。5. 指令操作码的扩展方法这种操作码的扩展技术是一种根据需要确定不同类型指令的操作码位数，属可变长度的0P结构。另外，不管如何不规整，由于是用不同的二进制编码表示不同的指令，故设计出的每一 条基本指令，应有且仅有一种编码与之对应。扩展技术的主要优点是指令码中的各位利用率 高，即缩短指令的平均长度，增加指令字的操作信息，减少程序总位数。其缺点是控制器设计 难度增大，需要更多的硬件。6. 指令的寻址方式有二种：(1) 顺序寻址方式，即指令在内存按序安排，指令地址由程序计数器 PC提供。(2) 跳跃寻址方式，由程序控制类指令的执行形成下一条指令的地址。7. 操作数寻址方式 形成操作数有效地址的方法。主要的寻址方式有：( 1 )立即寻址方式(立时地址) 指令中的地址字段直接给出操作数本身。适用于指定固定的常数。( 2)直接寻址方式地址字段直接给出操作数在内存的地址A，即有效地址E=A。直接寻址方式的寻址范围受 指令的地址码位数所限制，设A的位数为n,则可寻址范围为2n个存储单元(0 (2n -1)，也就 是说，这种寻址方式通常只能访问低地址的内存空间。( 3)间接寻址方式指令中的地址字段指出操作数地址的地址。间接寻址可根据间址的次数分为一次间址和多次间址，如E=(A)为一次间址；E=(A)为二 次间址。使用间接寻址的优点主要是可扩大寻址范围，如A为8位，存储单元字长为16位，则由8位 的地址经过间址后可得到 16位字长的有效地址；另一优点是方便编程。间接寻址的缺点是增加指令的执行时间，在多次间址中可能出现无穷间址(死循环)。( 4)寄存器寻址方式特点：(A)压缩指令字的长度，有效解决指令码长度位数有限与内存容量大的矛盾。(B) 加快指令的执行速度，如RR型指令；(C) 可扩大寻址范围。A. 寄存器直接寻址地址字段给出寄存器的编号，该寄存器的内容就是操作数。B. 寄存器间接寻址 地址字段指定的寄存器，其内容是操作数的地址，有效地址 E = (Rn)。C. 变址寄存器寻址 将变址寄存器的内容(变址值)与形式地址相加而得到有效地址。E = (Rx) +DD通常用补码表示，可以是正整数或负整数，变址范围：一2n-1(2n-1-1), n为D的位数。D. 相对寻址以程序计数器PC为变址器的变址。E = (PC) +DD通常用补码表示，可以是正整数或负整数，变址范围：-2n-1 (2n-1-1)，n为D的位数。( 5)复合寻址方式把变址和间址相结合的寻址方式。按变址和间址的先后分为二种：A. 变址间接式(先变址后间址)E = (Rx) +D)B. 间接变址式(先间址后变址)E = (D) + (Rx)( 6)块寻址方式 用一条块寻址的指令实现一块数据的传送。它比用多条指令实现一块数据的传送可节省多次取指令的时间。指定数据块长度的方法：a. 指令中划出字段指出长度，数据块长度w 2n-1, n为字段的位数。b. 指令格式中指出数据块的首址和末址，数据块长度=（末址-首址）+1。c. 用块结束字符指出数据块的长度。方法 c 适用于传送长度不固定的数据块，但每传送一个数据都需与“结束字符”作比较， 费时间。（ 7）段寻址方式将段寄存器的基地址（左移4位）与偏移量相加形成内存地址的寻址方式（PC采用）。8. 堆栈按后进先出（LIFO）方式存取的存储单元的有序集合。计算机中堆栈的实现有二种结构， 一种是寄存器堆栈（串联堆栈、下压堆栈），另一种是存储器堆栈。前者是在 CPU中设置一组 专门的具有对位串联的若干个寄存器组成，配合堆栈指令实现堆栈操作；后者则是在内存开辟 专门用于堆栈的存储区，另加堆栈指针SP组成，配合堆栈指令实现其操作。由于存储器堆栈是 使用容量较大的内存部分存储区，因此具有堆栈区的位置灵活和容量可变等特点，是常用的一 种。应结合进出栈操作真正弄懂。堆栈在计算机中的应用主要有：a. 为零地址指令提供操作数，例如堆栈处理器；b. 存放返回主程序得地址，实现子程序的嵌套；c. 存放多级中断的有关信息，实现多级中断的嵌套。9. 精简指令系统的特点：a. 选用的是使用频率最高的一些简单指令；b. 指令长度固定，指令格式及寻址方式种类少；c. 只有取数和存数指令访问存储器，其余指令的操作均在寄存器之间进行。10. 本章主要的术语、概念指令、指令系统、操作码、地址码、形式地址、有效地址、寻址方式、顺序寻址、跳跃寻 址、立即寻址、隐含寻址、直接寻址、间接寻址、寄存器寻址、寄存器间接寻址、变址间接寻 址、相对寻址、块寻址、基址寻址、段寻址、CISC、RISC、堆栈、压栈、出栈。第 5章 中央处理器本章的学习目的： 弄清中央处理器的功能和组成；实现指令功能的微操作系列如何产生； 微操作系列如何转换为硬件的执行逻辑，计算机内部的运行机制，组合逻辑控制器，微程序控 制器及其设计技术，并行处理技术等。本章要掌握的基本内容：中央处理器CPU是计算机中用于解释和执行指令的部件。1. CPU的功能：（1）指令控制，即程序的顺序控制。主要是由程序计数器PC （顺序寻址）和控制类指令的执行（跳跃寻址）实现的。（ 2）操作控制由执行指令的一系列微操作信号进行控制。(3) 时间控制 对各种操作实施时间上的控制。主要是由时序信号发生器等实现。(4) 数据加工 对数据实现算逻运算等的处理。CPU的前三个功能主要是由控制器实现的，最后一个功能则是在运算器实现的。2. CPU的组成传统的CPU是由控制器和运算器两部分组成的，在巨大规模集成电路的CPU芯片中还包括存储管理部件及CPU内部的Cache控制器是指挥计算机各部件按指令要求进行操作的部件，是计算机的控制中心，其主 要功能是：(1) 控制取出指令，解释指令和执行指令；(2) 中断的控制；(3) 信息传送线的控制。3. 控制器的基本组成(1) 指令部件即与指令有关的部件，它包括程序(指令)计数器PC、指令寄存器IR和指令译码器ID。(2) 时序部件 时序部件主要包括时钟脉冲源及启停控制电路；时序信号的产生及控制部件。(3) 操作控制器 用以产生微操作控制信号，控制各部件的操作。(4) 地址寄存器AR及数据寄存器DR,状态条件寄存器PSF等。(5) 中断机构及控制台。4. 操作控制器的类型主要有二种：(1) 组合逻辑控制器(硬布线逻辑)(2) 微程序控制器(存储逻辑型) 操作控制器的类型不同，对控制器的组成影响很大，故也把操作控制器的类型称为控制器的组成方式。5. 指令周期，CPU周期和时钟周期(1) 指令周期 指取出并执行一条指令所需的时间。通常，其长短与指令的复杂程度有关。CPU周期(机器周期)将指令周期划分为若干个相对独立的操作阶段，称为CPU周期。(3) 时钟周期(节拍脉冲或T周期)CPU周期包括若干个完成微操作的节拍脉冲。6各种类型指令的指令周期举例，见P214- P218通过这些例子，使我们加深对指令执行 过程的理解，进一步从空间和时间上建立计算机的整机概念。7. 时序信号的作用和体制 时序信号的作用：为计算机各部分的协调工作提供时序标志。 时序信号的基本体制：电位 -脉冲制。这是由于器件的特性所决定。组合逻辑控制器通常采用三级的时序体制：即主状态(CPU)周期-节拍电位-节拍脉冲。微程序控制器常采用的时序体制是节拍电位-节拍脉冲制。&时序信号产生器的组成(1) 时钟脉冲源由石英晶体振荡器和与非门组成的振荡电路组成，是主机信号的发源地。