上海交通大学上海交大计算机组成与系统结构习题试卷10

一 选择题（50分，每题2分，正确答案可能不只一个，可单选或复选）1. 到目前为止，使用最为广泛的计算机形态是： 。CA超级计算机B个人计算机C嵌入式计算机D服务器2. 1970年代开始出现的第四代计算机，使用 作为电子器件。CDA小规模集成电路B中规模集成电路C大规模集成电路D超大规模集成电路3. 体系结构的计算机把程序及其操作数据一同存储在存储器里。ADA冯诺伊曼B哈佛（Harvard）C ZuseD存储程序4. 的基本任务是按照程序所排的指令序列，从存储器取出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。BA. I/O设备B. 控制器C. 寄存器D. 存储器5. 在计算机系统的层次结构中， 采用二进制数语言。ABDA微程序设计级B操作系统级C汇编语言级D 机器语言级6. 是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。CA计算机组成B计算机组织C计算机体系结构D计算机实现7. 在IEEE 754标准中，对于一个规格化的32位浮点数，其尾数域所表示的值是 ，这是因为规格化的浮点数的尾数域最左（最高有效位）总是 ，故这一位经常不予存储，而认为隐藏在小数点的左边，这可以使尾数表示范围多一位，达 位。CA. 0.M、0、23B. 0.M、1、24C. 1.M、1、24D. 1.M、0、238. 在 运算中，为了判断溢出是否发生，可采用双符号位检测法。不论溢出与否,其 符号位始终指示正确的符号。AA 定点、最高B 定点、最低C 浮点、最高D 浮点、最低9. Cache由高速的 组成。BA. DRAMB. SRAM C.ROMD. Flash10. 虚拟地址由 生成。CA. 操作系统B. CPU地址引脚C. 编译程序D. 用户程序11. 指令的跳跃寻址方式，是指下一条指令的地址由本条指令直接给出，因此， 的内容必须相应改变，以便及时跟踪新的指令地址。DA. 数据寄存器B. 堆栈指示器C. 状态寄存器D. 程序计数器12. 堆栈是一种特殊的数据寻址方式，基于 原理。BCA. FIFOB. FILOC. LIFOD. LILO13. 在CPU中，控制器通常由 和操作控制器组成。ABCDA程序计数器B指令寄存器C指令译码器D时序发生器14. 在CPU中，运算器通常由 组成。ABCDA算术逻辑单元B累加寄存器C数据寄存器D状态条件寄存器15. 为了执行任何给定的指令，必须对指令操作码进行测试，以便识别所要求的操作，CPU中的 就是完成这项工作的。BA指令编码器B指令译码器C指令寄存器D指令缓冲器16. 在操作控制器中， 是采用存储逻辑来实现的。AA. 微程序控制器B. 硬布线控制器C. 程序控制器D. 门阵列控制器17. CPU的控制方式通常分为： ，其实质反映了时序信号的定时方式。ABDA同步控制方式B异步控制方式C随机控制方式D联合控制方式18. 广义地讲，并行性中的同时性是指两个以上事件在 发生。AA. 同一时刻B. 不同时刻C. 同一时间间隔内D. 不同时间间隔内19. 以下关于流水线技术的描述中，正确的是 。ACDA 就一条指令而言，其执行速度没有加快B 就一条指令而言，其执行速度大大加快C 就程序执行过程的整体而言，程序执行速度大大加快D 适合于大量的重复性的处理20. 在流水CPU中，指令部件本身又构成一个流水线，即指令流水线，由等几个过程段组成。ABCDA取指令B指令译码C计算操作数地址D取操作数21. 在流水过程中存在的相关冲突中，是由转移指令引起的。DA. 资源相关B. 数据相关C. 性能相关D. 控制相关22. 奔腾CPU是Intel公司生产的一种 流水处理器。CA. 标量B. 矢量C. 超标量D. 超矢量23. 总线的特性包括 。ABCDA物理特性B功能特性C电气特性D时间特性24. 奔腾CPU的异常中断是由指令执行引发的，包括 。CDA可屏蔽中断B非屏蔽中断C执行异常D执行软件中断指令25. 从执行程序的角度看，最低等级的并行是 并行。AA 指令内部B 指令级C 过程级D 程序级二 简答题（20分，每题4分）1. 请简述现代计算机系统中的多级存储器体系结构。【解】为了解决对存储器要求容量大、速度快、成本低三者之间的矛盾，目前在计算机系统中，通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。2. 在主存与Cache间为什么要建立地址映射？请简述3种不同的地址映射方式。【解】与主存容量相比，Cache的容量很小，它保存的内容只是主存内容的一个子集。为了把主存块放到Cache中，必须应用某种方法把主存地址定位到Cache中，称作地址映射。地址映射方式有全相联方式、直接方式和组相联方式三种：全相联映射方式：将主存的一个块直接拷贝到Cache中的任意一行上。直接映射方式：一个主存块只能拷贝到Cache的一个特定行位置上去。组相联映射方式：将Cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪一行则是灵活的。3. 什么是虚拟存储器中的段页式管理？【解】采用分段和分页结合的方法。程序按模块分段，段内再分页，进入主存仍以页为基本信息传送单位，用段表和页表进行两级定位管理。4. 请简述计算机并行处理技术中的时间并行和空间并行。【解】时间并行：让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。时间并行性概念的实现方式就是采用流水处理部件，是一种非常经济而实用的并行技术，能保证计算机系统具有较高的性能价格比。空间并行：以“数量取胜”为原则来大幅度提高计算机的处理速度。空间并行技术主要体现在多处理器系统和多计算机系统。5. 如何区分选择型DMA控制器和多路型DMA控制器？【解】选择型DMA控制器在物理上可以连接多个设备，而在逻辑上只允许连接一个设备，在某一段时间内只能为一个设备服务。多路型DMA控制器不仅在物理上可以连接多个外围设备，而且在逻辑上也允许这些外围设备同时工作。三 若浮点数的IEEE-754标准存储格式为(41D4C000)16，求该浮点数的十进制值，要求给出具体过程。（10分）【解】将16进制数展开后，可得二进制数格式为 (41D4C000)16 = 0 100 0001 1 101 0100 1100 0000 0000 0000 S=0，E=1000 0011=131，M=101010011指数e=E-127=131-127=(4)10包括隐藏位1的尾数1.M=1.101010011于是有=(-1)s1.M2e=(1.101010011)24=11010.10011=(26.59375)10 四 主存容量为256MB，虚存容量为2GB，则虚拟地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？（10分）【解】 2 GB = 231 B 虚拟地址为31位 256 MB = 228 B 物理地址为28位页表长度 = 虚存容量/页面大小 = 2 GB / 4 KB = 512 K五 (1)某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为50MHz，总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线时钟频率升为100MHz，总线带宽是多少? （10分）【解】设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：(1)32位=4Byte，总线带宽Dr = D/T = D 1/T = Df = 4B50106/s = 200MB/s(2)64位=8Byte，总线带宽Dr = Df = 8B100106/s = 800MB/s