半导体工艺技术实用教案

1接触与互联将器件连接成特定的电路结构：金属线及介质的制作(zhzu)，使得金属线在电学和物理上均被介质隔离。全局(qunj)互连（Al）局部(jb)互连 （多晶硅, 硅化物, TiN）（IMD）接触（contact）金属和硅的结合部通孔（via）用于连接不同层的金属连线金属间介质（IMD）钝化层（passivation）（PMD）第1页/共129页第一页，共130页。2后端工艺越来越重要占了工艺步骤中大部分影响IC芯片(xn pin)的速度多层金属互连增加了电路功能(gngnng)并使速度加快第2页/共129页第二页，共130页。3互连的速度限制可以(ky)作简单的估计由全局互连造成的延迟可以(ky)表达为：其中eox是介质的介电常数，K是边缘场效应的修正(xizhng)系数，r是金属线的电阻率e第3页/共129页第三页，共130页。4对IC金属化系统(xtng)的主要要求 (1) (1) 金属和半导体形成低阻接触(2) (2) 低阻互连(3) (3) 与下面的氧化层或其它介质层的粘附性好(4) (4) 台阶覆盖好( 5 ) ( 5 ) 结 构 稳 定 ， 不 发 生 电 迁 移 及 腐 蚀 现 象(xinxing)(xinxing)(6) (6) 易刻蚀(7) (7) 制备工艺简单电学、机械、热学(rxu)、热力学及化学第4页/共129页第四页，共130页。5可能(knng)形成互连的导电材料金属 （metal）：low resistivity多晶硅（polySi）：Medium resistivity)硅化物（metal silicides）：介于(ji y)以上二者之间第5页/共129页第五页，共130页。6Properties of Interconnect MaterialsMaterialThin film resistivity (cm)Melting point (oC)Al2.7-3.0660W8-153410Cu1.7-2.01084Ti40-701670PtSi28-351229C54 TiSi213-161540WSi230-702165CoSi215-201326NiSi12-20992TiN50-1502950Ti30W7075-2002200Heavily doped poly-Si450-100001417第6页/共129页第六页，共130页。7 定义：零偏压附近定义：零偏压附近(fjn)电流密度随电压的变化电流密度随电压的变化率率01VcdVdJ比接触(jich)电阻 c 的单位: Wcm2 或 m2 接触(jich)电阻：衡量欧姆(u m)接触质量的参数是比接触电阻 c重掺杂硅金属线接触面积A金属Si之间， c在10-510-9 cm2金属金属之间， c1019/cm3Nmqsbce*2exp第9页/共129页第九页，共130页。10形成欧姆(u m)接触的方式 低势垒欧姆接触(jich)：一般金属和p型半导体 的接触(jich)势垒较低 高掺杂欧姆接触(jich) Al/n-type Si势垒高度 0.7 eV需高掺杂欧姆(u m)接触 Al/p-type Si势垒高度 0.4 eV1.12 eV第10页/共129页第十页，共130页。11最常用的材料(cilio)是Al：采用溅射淀积 Al 金属化系统失效金属化系统失效(sh xio)的现象的现象Al的电迁移（的电迁移（Electromigration）Al/Si接触中的尖楔现象接触中的尖楔现象Cu正全面取代正全面取代Al铝互连技术(jsh)第11页/共129页第十一页，共130页。12（1）铝的电迁移(qiny) 当大密度电流流过金属薄膜时，具有大动量的导电电子将与金属原子发生动量交换，使金属原子沿电子流的方向迁移，这种现象称为金属电迁移 电迁移会使金属原子在阳极端堆积，形成小丘或晶须，造成电极(dinj)(dinj)间短路；在阴极端由于金属空位的积聚而形成空洞，导致电路开路 evoidHillock第12页/共129页第十二页，共130页。13第13页/共129页第十三页，共130页。14(2) Al/Si接触(jich)中的尖楔现象1）硅和铝不能发生化学反应形成硅化物，但是退火）硅和铝不能发生化学反应形成硅化物，但是退火温度下（温度下（400-500 C），硅在铝中的固溶度较高），硅在铝中的固溶度较高（固溶度随温度呈指数增长），会有相当可观的（固溶度随温度呈指数增长），会有相当可观的硅原子溶解到硅原子溶解到Al中。中。2）退火温度下，）退火温度下，Si在在Al膜中的扩散系数非常大膜中的扩散系数非常大在薄膜晶粒间界的扩散系数是晶体内的在薄膜晶粒间界的扩散系数是晶体内的40倍。倍。3) Al和和SiO2会发生反应：会发生反应：4Al+3SiO22Al2O3+3SiAl与与Si接触时，接触时，Al可以可以“吃掉吃掉”Si表面的天然表面的天然SiO2层层(1 nm)，使接触电阻下降；，使接触电阻下降；可以增加可以增加Al与与SiO2的粘附性。的粘附性。SiO2厚度不均匀，会造成严重厚度不均匀，会造成严重(ynzhng)的尖楔现的尖楔现象。象。第14页/共129页第十四页，共130页。15铝的尖楔SEM照片(zhopin)第15页/共129页第十五页，共130页。16解决电迁移问题的方法在Al中加入4的Cu可以降低铝原子在晶间的扩散系数。但同时(tngsh)电阻率会增加！铝中加入少量Si（1%）利用扩散阻挡层( Diffusion Barrier）：TiN， TiW，W及难熔金属硅化物；500 C稳定解决尖楔问题的方法第16页/共129页第十六页，共130页。17金属硅化物作为(zuwi)接触材料特点(tdin)：类金属，低电阻率（多晶硅），高温稳定性好，抗电迁移能力强，与硅工艺兼容性好常用接触和扩散阻挡淀积溅射LPCVD/PECVD退火形成合适金属化合物形成稳定接触界面降低电阻率第17页/共129页第十七页，共130页。18多层布线(b xin)技术（Multilevel-Multilayer Metallization）器件(qjin)制备介质淀积结束金属化平坦化接触及通孔的形成是否最后一层钝化层淀积是否第18页/共129页第十八页，共130页。19介质(jizh)层（inter-metal dielectric）SiO2CVD（SiH4源)、PECVD SiO2（TEOS），SOG低介电常数材料必须满足诸多(zhdu)条件，例如：足够的机械强度以支撑多层连线的架构高杨氏系数高击穿电压（4 MV/cm）低漏电（450 oC ）良好的粘合强度低吸水性低薄膜应力高平坦化能力低热涨系数以及与化学机械抛光工艺的兼容性等等Low-k integration第19页/共129页第十九页，共130页。20low ka-C:H 第20页/共129页第二十页，共130页。21Low k polymer第21页/共129页第二十一页，共130页。22化学(huxu)机械抛光CMP1）随着特征尺寸的减小，受到光刻分辨率的限制(xinzh)：R，则l和/或NADOF下降！例如：0.25 mm 技术节点时，DOF 208 nm0.18 mm 技术节点时，DOF 150 nm0.25 mm 后，必须用CMP才能(cinng)实现表面起伏度200 nm必要性NAkR122sinkDOF第22页/共129页第二十二页，共130页。232）可以减少金属(jnsh)在介质边墙处的减薄现象，改善金属(jnsh)互连性能不平坦(pngtn)时的台阶覆盖问题使用(shyng)CMP之后第23页/共129页第二十三页，共130页。24CMP三个关键(gunjin)硬件：Polishing padWafer carrierSlurry dispenser第24页/共129页第二十四页，共130页。25接触(jich)和互连总结金半接触类型(lixng)：整流接触：n-SiM欧姆接触：p-SiAl, n+-Si/p+-SiM硅化物接触：低阻、欧姆接触掺Cu/Si阻挡层：TiN，金属(jnsh)硅化物Al：电迁移、尖楔平坦化技术： CMP第25页/共129页第二十五页，共130页。26MOS隔离(gl)技术 栅结构及自对准技术铜互连技术先进CMOS集成工艺工艺(gngy)集成第26页/共129页第二十六页，共130页。27 MOS IC的基本隔离的基本隔离(gl)技术技术MOS晶体管是自隔离，晶体管是自隔离，MOS可有较高的密度，但邻近的器件会可有较高的密度，但邻近的器件会有寄生效应。有寄生效应。希望场区的希望场区的VTF大，大，VTF要高于电源电压要高于电源电压34 V，保证寄生，保证寄生MOS管的电流小于管的电流小于1 pA。器件间距近或温度升高器件间距近或温度升高(shn o)均会使均会使VTF下降。下降。T从从25125 C，VTF下降下降2 V。第27页/共129页第二十七页，共130页。28 MOS IC的基本隔离的基本隔离(gl)技术技术增加增加(zngji)场区场区VT的方法的方法场氧化层增厚，是栅氧化层的场氧化层增厚，是栅氧化层的710倍倍场氧化区下面增加场氧化区下面增加(zngji)掺杂浓度（掺杂浓度（Channel-stop implant，沟，沟道阻断注入道阻断注入 ）oxfAsCqNfFBTVV)2(22 e e 第28页/共129页第二十八页，共130页。291、LOCOS局部氧化隔离(gl)技术(40nm)(80nm)50 keV，11013 cm-2第29页/共129页第二十九页，共130页。30LOCOS工艺存在(cnzi)的问题1）鸟嘴(nio zu)效果不利于集成度提高2）表面(biomin)不平整不利于光刻和薄膜淀积第30页/共129页第三十页，共130页。31改进(gijn)的LOCOS工艺 PBL（polybuffered LOCOS）在LPCVD Si3N4前，先淀积一层多晶硅，让多晶硅消耗场氧化(ynghu)时横向扩散的O。鸟嘴可减小至mm。第31页/共129页第三十一页，共130页。32PBL有利于集成度的提高减少(jinsho)Si3N4对硅衬底的应力第32页/共129页第三十二页，共130页。332、STI（Shallow Trench Insulation） 浅沟槽(u co)隔离LOCOS、PBL可用于技术节点(ji din)0.35-0.5 mm；0.35 mm必须使用STI1）硅片清洗(qngx)2）垫底氧化（20 nm）第33页/共129页第三十三页，共130页。343）LPCVD氮化硅（100 nm）4）隔离区光刻5）浅沟槽(u co)刻蚀（0.5 mm）第34页/共129页第三十四页，共130页。356）热生长(shngzhng)氧化硅阻挡层（20 nm）7）场区沟道阻断(z dun)注入 8）CVD 氧化硅充填(chn tin)沟槽第35页/共129页第三十五页，共130页。369）CMP平坦(pngtn)化10）刻蚀氮化硅退火(tu hu)致密化CVD氧化硅 第36页/共129页第三十六页，共130页。37现代(xindi)STI技术（CMOS）2）HDPCVD退火(tu hu)致密化1）减少(jinsho)了沟道阻断注入USG（Un-doped Silicate Glass）：SiH4+O2+ArUSG + volatiles 第37页/共129页第三十七页，共130页。383）CMP平坦(pngtn)化4）回刻氮化硅和USG第38页/共129页第三十八页，共130页。39栅结构及自对准(du zhn)技术早期为SiO2金属(jnsh)栅（Al栅），随着集成度的提高，需要降低VToxfAsCqNfFBTVV)2(22 e e 采用(ciyng)多晶硅栅后，VT可以下降1.4 V多晶硅栅的其它优势：可以通过掺杂改变MS。如n-poly可以使VT下降1.1 V，既工业界常用的双多晶栅dual-poly（n & p）工艺。多晶栅自对准技术，可以进一步提高集成度。且Al不适合后期离子注入退火等高温铝栅也不利于减小源-漏区的串联电阻多晶硅栅（互连）第39页/共129页第三十九页，共130页。401、多晶硅栅自对准(du zhn)技术第40页/共129页第四十页，共130页。41LDDspacer多晶硅自对准(du zhn)技术1）LDD注入(zh r)2）边墙(bin qin)形成第41页/共129页第四十一页，共130页。423）离子注入退火(tu hu)自对准硅化物工艺SALICIDE使得接触面积最大化，以降低接触电阻，同时使接触更加靠近晶体管的沟道TiSi2，CoSi2，NiSi自对准(du zhn)离子注入第42页/共129页第四十二页，共130页。43SALICIDE Process(a) Basic MOSFET structure fabricated SiO2sourcegatedrain(d) Selective removal of unreacted metal + 2nd anneal at 500-850 oCSiO2silicideSiO2silicideunreacted metal(c) 1st anneal at 300-700 CSiO2sourcegatedrainMetal Ti(b) Metal deposition第43页/共129页第四十三页，共130页。44铜互连技术(jsh)Copper / Low k Dual Damascene (DD)大马士革(d m sh )双镶嵌工艺第44页/共129页第四十四页，共130页。45PVD Cu籽晶层 ECP（电镀(dind)）第45页/共129页第四十五页，共130页。46先进SOICMOS集成(j chn)工艺SOI五层Cu互连结构(jigu)第46页/共129页第四十六页，共130页。47第47页/共129页第四十七页，共130页。48第48页/共129页第四十八页，共130页。49& Wafer cleaning第49页/共129页第四十九页，共130页。50& Wafer cleaning第50页/共129页第五十页，共130页。51第51页/共129页第五十一页，共130页。52& alignment, exposure, PEB, development and inspectionEtch oxide & Sias alignment marksmask0第52页/共129页第五十二页，共130页。53Strip PR and Screen OxideWafer cleaning第53页/共129页第五十三页，共130页。54Pad thermal oxidationLPCVD Nitride第54页/共129页第五十四页，共130页。55第55页/共129页第五十五页，共130页。56PR coating and pre-bakingmask1第56页/共129页第五十六页，共130页。57PEB, development & inspectionEtch pad oxide and nitride第57页/共129页第五十七页，共130页。58Strip PR & etch Si第58页/共129页第五十八页，共130页。59第59页/共129页第五十九页，共130页。60第60页/共129页第六十页，共130页。61Strip nitride & oxideWafer cleaning第61页/共129页第六十一页，共130页。62第62页/共129页第六十二页，共130页。63第63页/共129页第六十三页，共130页。64mask2PR coating and pre-baking, mask alignment & exposure, PEB, development and inspection第64页/共129页第六十四页，共130页。65第65页/共129页第六十五页，共130页。66第66页/共129页第六十六页，共130页。67第67页/共129页第六十七页，共130页。68第68页/共129页第六十八页，共130页。69mask3PR coating and pre-baking, mask alignment & exposure, PEB, development and inspection第69页/共129页第六十九页，共130页。70第70页/共129页第七十页，共130页。71第71页/共129页第七十一页，共130页。72Strip PR & sacrificial oxideWafer cleaning第72页/共129页第七十二页，共130页。73第73页/共129页第七十三页，共130页。74第74页/共129页第七十四页，共130页。75第75页/共129页第七十五页，共130页。76mask4a-Si etchingPR coating and pre-baking, mask alignment & exposure, PEB, development and inspection第76页/共129页第七十六页，共130页。77Strip PR, wafer cleaning, a-Si annealing and oxidationoxide第77页/共129页第七十七页，共130页。78第78页/共129页第七十八页，共130页。79mask5PR coating and pre-baking, mask alignment & exposure, PEB, development and inspection第79页/共129页第七十九页，共130页。80第80页/共129页第八十页，共130页。81第81页/共129页第八十一页，共130页。82第82页/共129页第八十二页，共130页。83mask6PR coating and pre-baking, mask alignment & exposure, PEB, development and inspection第83页/共129页第八十三页，共130页。84第84页/共129页第八十四页，共130页。85第85页/共129页第八十五页，共130页。86第86页/共129页第八十六页，共130页。87第87页/共129页第八十七页，共130页。88第88页/共129页第八十八页，共130页。89mask7PR coating and pre-baking, mask alignment & exposure, PEB, development and inspection第89页/共129页第八十九页，共130页。90第90页/共129页第九十页，共130页。91第91页/共129页第九十一页，共130页。92第92页/共129页第九十二页，共130页。93PR coating and pre-baking, mask alignment & exposure, PEB, development and inspectionmask8第93页/共129页第九十三页，共130页。94第94页/共129页第九十四页，共130页。95第95页/共129页第九十五页，共130页。96第96页/共129页第九十六页，共130页。97Ar2 Sputtering etching（SiO2及刻蚀清洗(qngx)）第97页/共129页第九十七页，共130页。98第98页/共129页第九十八页，共130页。99第99页/共129页第九十九页，共130页。100第100页/共129页第一百页，共130页。101第101页/共129页第一百零一页，共130页。102第102页/共129页第一百零二页，共130页。103第103页/共129页第一百零三页，共130页。104PR coating and pre-baking, mask alignment & exposure, PEB, development and inspectionmask8第104页/共129页第一百零四页，共130页。105+Nitride第105页/共129页第一百零五页，共130页。106第106页/共129页第一百零六页，共130页。107Ar2 sputtering etching第107页/共129页第一百零七页，共130页。108第108页/共129页第一百零八页，共130页。109第109页/共129页第一百零九页，共130页。110第110页/共129页第一百一十页，共130页。111Ar2 Sputtering etchingSOD=Spin On Dielectric第111页/共129页第一百一十一页，共130页。112Bulk Cu ECP & annealing第112页/共129页第一百一十二页，共130页。113第113页/共129页第一百一十三页，共130页。114第114页/共129页第一百一十四页，共130页。115第115页/共129页第一百一十五页，共130页。116第116页/共129页第一百一十六页，共130页。117Mask 16、17第117页/共129页第一百一十七页，共130页。118Mask 18、19第118页/共129页第一百一十八页，共130页。119第119页/共129页第一百一十九页，共130页。120Mask 20第120页/共129页第一百二十页，共130页。121& ship to testing第121页/共129页第一百二十一页，共130页。122第122页/共129页第一百二十二页，共130页。123Ar2 sputtering etching第123页/共129页第一百二十三页，共130页。124Mask 21第124页/共129页第一百二十四页，共130页。125第125页/共129页第一百二十五页，共130页。126第126页/共129页第一百二十六页，共130页。127划片Dicing、封装：如Flip-chip packaging第127页/共129页第一百二十七页，共130页。128On-Time 2 Year Cycles130 nm200190 nm200365 nm200545 nm200732 nm2009291 Mb SRAM2ND gen. HK+MG第128页/共129页第一百二十八页，共130页。129感谢您的观看(gunkn)！第129页/共129页第一百二十九页，共130页。NoImage内容(nirng)总结1。接触与互联将器件连接成特定的电路结构：金属线及介质的制作，使得金属线在电学和物理上均被介质隔离。电学、机械、热学、热力学及化学。衡量欧姆接触质量的参数是比接触电阻 c。第10页/共129页。电迁移会使金属原子在阳极端堆积，形成小丘或晶须，造成电极间短路(dunl)。3) Al和SiO2会发生反应：4Al+3SiO22Al2O3+3Si。2）可以减少金属在介质边墙处的减薄现象，改善金属互连性能。第128页/共129页第一百三十页，共130页。