计算机组成原理课程设计

计算机组成原理课程设计题 目 一位全加器Quartusll II 学生指导教师年级2007 级专业计算机科学与技术系别计算机系学院计算机信息与工程学院某某师X大学2010年6月目录一、课1.1程设 课计要求程设计问题描述.31.2课程设计任务要求.3、概要设计2.1加法器的根本概念322 EDA 概述52.3 Quartusll II 软件概述 62.4 一位全加器设计流程.62.4.1 一位全加器的根本概述62.4.2 一位全加器的原理图6三、详细设计.为本项工程设计建立文件夹.83.2输入设计项目和存盘113.3将设计项目设置成可调用的元件.123.4设计全加器顶层文件143.5创建工程143.6编译刖设置3.7全程编译3.8时序仿真四、收获与体会18五、参考文献6.1 参考文献19六、附录7.1 一位全加器代add.vf20、课程设计要求1.1课程设计问题描述众所周知，算术逻辑单元(ALU)既能完成算术运算也能完成逻辑运算，是微处理器芯片 中的一个十分重要的部件。但从根本算术运算的实现，我们可以看到所有的加、减、乘、除运算最终都能归结为加法运算。在ALU完成的操作中，逻辑操作是按位进展，各位之间彼此无关，不存在进位问题，这使得逻辑运算速度很快，且是一个常数，不需进展过多的优化工 作。但对于算术操作来说，因为存在进位问题，使得某一位计算结果的得出和所有低于它的 位相关。因此，为了减少进位传输所耗的时间，提高计算速度，人们设计了多种类型的加法器，如行波进位(RIP)I 法器、跳跃进位加法器(CSKA Carry SKip Adders)、进位选择 加法器(CSLA： Carry SeLect Adders)、超前进位加法器(CLA： Carry Lookahead Adders) 等。它们都是利用各位之间的状态 (进位传递函数 P、进位产生函数 G等)来预先产生高位的PLD进展开发与设计，利用可编 软件对一位全加器的进展合ain、bin 和一个低进位 cin ，进位信号，从而减少进位从低位向高位传递的时间。要求掌握使用Quartusll II软件对用可编程逻辑器件 程逻辑器件 PLD programmable logic device) Quartusll II 理正确的设计并且进展输入信号的测试。用门电路设计一个一位二进制全加器。要求输入两个加数 得出本位和sum和向高位进位cout。1.2课程设计任务要求全加器是一个能对两个一位二进制数与来自低位的“进位进展相加，产生本位“和与向高位“进位的逻辑电路。该电路有3个输入变量，分别是 2个加数ain、bin和1个低进位cin , 2个输出变量，分别是本位 sum和向高进位cout。在Quartusll II 利用根本 门电路中设计一位带进位加法器，通过该课程设计理解和掌握可编程逻辑器件 PLD的应用和 设计。主要目的就是了解和学习这门新技术的原理与应用，让同学们尽快掌握使用 EDA进展设计的方法，为后续课程的学习打下良好的根底。二、概要设计2.1加法器的根本概念在数字电子系统领域，存在三种根本的器件类型：存储器、微处理器和逻辑器件。存储器用来存储随机信息，如数据表或数据库的内容。微处理器执行软件指令来完成X围广泛的任务，如运行字处理程序或视频游戏。逻辑器件提供特定的功能，包括器件与器件间的接口、数据通信、信号处理、数据显示、时序和控制操作、以与系统运行所需要的所有其 它功能。加法器是微处理器中最根本、最重要的模块，不仅在ALU、乘法器、除法器中均包含加法器模块，而程序指针PC的自加、跳转指令的目标地址计算以与访存地址的获得也需要 加法器来完成。从指令执行频率上看，算术逻辑单元、程序计数器、协处理器是C P U中使用频率最多的模块。加法器是为了实现加法的，即是产生数的和的装置。加数和被加数为输入，和数与进位 为输出的装置为半加器。假如加数、被加数与低位的进位数为输入，而和数与进位为输出如此为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。对于1位的二进制加法，相关的有五个的量：被加数 ain，被加数bin，前一位的进位 cin，此位二数相 加的和sum,此位二数相加产生的进位 cout。前三个量为输入量，后两个量为输出量，五个 量均为1位。2.2 EDA概述EDA是电子设计自动化Electronic Design Automation的缩写，在 20世纪90年代初从计算机辅助设计CAD、计算机辅助制造CAM、计算机辅助测试CAT和计算机 辅助工程CAE的概念开展而来的。20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进展了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件如CPLD FPGA的应用，已得到广泛的普与，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进展重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速开展。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优 化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。 利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。现在对EDA的概念或X畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从 设计、性能测试与特性分析直到飞行模拟，都可能涉与到EDA技术。2.3 Quartusll II软件概述2.4 位全加器设计流程2.4.1 一位全加器的根本概述全加器是一个能对两个一位二进制数与来自低位的“进位进展相加，产生本位“和与向高位“进位的逻辑电路。该电路有3个输入变量，分别是 2个加数ain、bin和1个低进位cin，2个输出变量，分别是本位sum和向高进位cout。一位全加器 （FA）的逻辑表达式为：sum= ain bin cin cout = ainbin +bincin + aincin其中ain,bin 为要相加的数， cin 为进位输入； sum为和，cout是进位输出；2.4.2 一位全加器的原理图根据一位全加器的运算法如此可得知一位全加器的真值表，通过真值表可写出输出函数表达式：sum= ain bin cin cout = ainbin + bincin + aincin由以上表达式可得出相应的逻辑电路如下列图。三、详细设计为本项设计的文件夹取名为杨雪婷路径为杨雪婷3.2输入设计项目和存盘 原理图编辑输入流程如下：1打开QuartusII,选菜单File New在弹出的对话框中选择 Device Desig n Files 页的原理图文件编辑输入项 Block Diagram/Schematic File, 按OK按钮后将打开原理图编辑窗口。2在编辑窗口中的任何一个位置上右击鼠标，将出现快捷菜单，选择 其中的输入元件项Insert Symbol,于是将弹出输入元件的对话框。3单击按钮“，找到根本元件库路径项，选中需要的元件，单击“打开按钮，此元件即显示在窗口中，然后单击 Symbol窗口的OK按钮, 即可将元件and2、not、xnor和输入输出引脚in put和output分别调入原 理图编辑窗口中。然后分别在in put和output的PIN NAM上双击使其变黑 色，再用键盘分别输入各引脚名：a,b,co,so4选择菜单File Save As，选择刚刚为自己的工程建立的目录 杨雪婷yangxueting，将已设计好的原理图文件取名为yangxueting1（注意默认的后缀是.bdf），并存盘在此文件夹内为了构成全加器的顶层设计，必须将以上设计的半加器 yan gxuet in g1.bdf 设置成可调用的元件。在打开半加器原理图文件 yan gxuet in g1.bdf 的情况下，选择菜单 File Create/Update Create Symbol File for Current File项，即可将当前文件 yangxueting.bdf 变成一个文件符号存盘，以待在高层次设计中调用。为了建立全加器的顶层文件，必须再打开一个原理图编辑窗口，万法同刖， 即再次选择菜单 File Nev Block Diagram/Schematic File 。在新打开的原理图编辑窗口双击鼠标，选择yan gxueti ngl.bdf元件所在的路径 杨雪婷yangxueting，调出元件，并连接好全加器电路图。3.5创建工程在此要利用New Project Wizard 工具选项创建此设计工程，即令顶层设计 yan gxuet in g.vhd 为工程，并设定此工程的一些相关信息，如工程名、目标器 件、综合器、仿真器等。(1) 打开建立新工程管理窗口。选择File NewProject Wizard命令，即弹出“工程设置对话框如下列图单击下方的Next按钮，在弹出的对话框中单击File栏的按钮，将与工程相关的 所有文件参加进此工程。方法有两种：单击 Add All按钮，将设定的工程目录 中的所有文件参加到工程文件栏中；单击“ Add按钮，从工程目录中选出 相关的文件如下列图。(3) 选择仿真器和综合器类型单击Next按钮，在弹出的窗口选择仿真器和综合器类型，在此都选择默认项“NONE。(4) 选择目标芯片单击Next按钮，选择目标芯片。首先在Family栏选芯片系列，在此选Cyclone 系列，并在此栏下单击Yes按钮，即选择一确定目标器件。再次单击Next按钮， 选择此系列的具体芯片 EP1C12Q240C8分别选择Package为PQFP Pin为240 和Speed为8如下列图。-：h 為巾 Ail jf.- C t you Vf： ba :gti fct口MCon w . LEx| -in-Iidh izl oI 1/. 4:矩hj e* hu* r !wnr* 口* i Ml.Kfed *：*?(5) 工具设置单击Next按钮后，弹出的下一个窗口是EDA工具设置窗口： EDATool Settings 。 此窗口有三项选择： EDAdesign entry/synthesis tool,用于选择输入的类型 和综合工具；EDAsimulation tool,用于选择仿真工具；EDAtiming analysis tool,用于选择时序分析工具。(6) 完毕设置。再单击Next按钮后即弹出“工程设计统计窗口，最后点击Finish按钮，即已 设定好此工程。(1) 选择FPGAB标芯片。步骤：选择Assignments菜单中的Settings 项，在弹出的对话框中选择 Category 项下Device。首先选择目标芯片为 EP1C12Q240C8AnATiFia-tLtnanEkDevijce+ Oper-a-tg settMgi!& -arTid Candilicn* Cor-ipilddn Pi uccts Se4.ii ig* EDA Tosl+ 企口45忖L SnihS-Tis Seii ing?Freer 3 9(110$：4 T mrig冲g空,-bPTibleiDesiicf-iA uIa-iE 6已1Loac AnaMs InAsrfact5 rnjlatrirSim jkwiim rbiitnul Fi鬥k戸口FiMAifli AindyfCf Satcn： 窘耳胖Anidyza(2) 选择配置器件的工作方式。单击Device& Pin Options按钮，进入选择窗口，这将弹出Device &Pin Options 窗口，首先选择Ge neral项如下列图。Fuxjp& = c Fi 吐=|LagePin Fl acemerttKt* r4 电百吃屯 3 &瓯 CSt C *p a e f il vo L.&jd Tr *s 話 oda 丄 | 工T 亀卜蛊血工Gn 数 Wl|CoTitxq 札 吞吐|Pariri ng： ? xl 4 e|UrmuoM F i ei eSpi-：iF g旦ce?吕il dsvioe oplitwi-sr Thsne rupliriris： mm zcit i-lkpAfiiidiirril 口*1 l!hs ooringiJiatHZiri Schenne-口口 liningu 11 p -rrS F 丨 UIi fii i |3u f d t iijf r illi-! ki h hFol口oho clcra befoio tri-atetoaEnablo user supplied ctart up clock (CL KU SR I F nhlF- c|pS厂尸yuirllF rRpr 口FV_CI F6；nJF ri 曰 hl 尸 rit-vir-：-wir|r- oi ihpi ih m日Ihlr D FOFn：Enable INIT DOME cUtputJ TAG unor codo 32 bit hoHadonmcil|:ii i in-mri nr r j e lrnri a：if!已戶另 Aritfri rrs 啦戶idriT戶Deieiiptioii:(jL?eiiric* 口吾口旷訂口斤八匕ii ifi-H rnaliun abuul the lai lJITl le J TAQ utci luJc zrirn ftxli*ri： inn i 1 H ii*! opt inn启口 fs；l円TFij 富 d 刊fr r-ni li冋 riri wii h IhR JI TARUS ER 匚 dli巨 rristructionHeselmm(3) 选择配置器件和编程方式选中 Con figuratio n 页，在下方的 Gen erate pressed bitstreams处选择打钩,就能产生于EPCS勺POF压缩配置文件。在Con figuration 选项页，选择配置器件为 EPCS1其配置模式可选择 Active Serial 。 选择目标器件闲置引脚的状态。选择窗口的Unused Pins项，此页中可根据实际需要选择目标器件闲置引脚的 状态，可选择为输入状态；或输出状态；或输出不定状态；或不做任何选择。选择Processing菜单的Start pilation 项，启动全程编译材*iQ十出】命 百 yvnziHf*r 邸 H酣 F n* 怙 i：a：r -.J W rmTfil X L：*kOi T备XlbBnuuE dnls,p皆w，Pk|r-H4n?-! 4i b-iiM 寸仇 rvrib qj *=itJ*di h4ffdbv al mI !?: vJitod iBa-KM ifa3-i|rirwied吕jn*wrQppsEDA Wr.mJainn rnaiigC Ajpe- lrq!#iFi-H yapEbmNet .-Pl-= 11(1) 打开波形编辑器。选择菜单File中的New项，在NeW窗 口中选择 Other Files中的Vector WaveformFile,单击OK按钮，即出现空白的波形编辑器(2) 设置仿真时间区域。对于时序仿真来说，将仿真时间轴设置在一个合理的时间区域上十分重要。通 常设置的时间按X围在数十微妙内。在Edit菜单中选择End Time项，在弹出 的窗口中的Time栏处输入50，单位选“us ,整个仿真域的时间即设定为50us, 单击OK按钮，完毕设置。JiMe: |50.Qus三|Default extension options:iLdSt clook DUarEnd time extension per signal:Sipfim屮snriE| Di吃utiai氏sdinEHt&nsio件炉lue|(3) 波形文件存盘。选择File中的Save as项，命名为yangxueting.vwf 的波形文件存入文件夹 杨雪婷 yan gxueti ng 中。 将工程yangxueting的端口信号节点选入波形编辑器方法是首先选择 View菜单中Utility Windows 项的Node Finder选项。在弹出 的对话框中选Pin : all ，然后单击List按钮，于是在下方的Nodes Found窗口 中出现设计中的yangxueting工程的所有端口引脚名。(5)编辑输入波形单击时钟信号使之变成蓝色条，再单击左列的时钟设置键，在Clock窗口中设置 时钟周期。M r* It担独锻 Ac咛鼻业堆鬲毎H 电林询上ifi*T(6)仿真器参数设置。选择菜单 Assig nment 中的 Sett in gs，在 Sett in gs 窗口下选择 CategorySimulator Sett in gs ，在右侧的 Simulation mode 项下选择 Timi ng，即选择 时序仿真，并选择仿真激励文件名 yangxueting.vwf。选择Simulation Options 栏，确认选定 Simulation coverage reporting;毛刺检测 Glitch detection为 1ns 宽度； 选中 Run simulation until all vector stimuli are used全程仿真匚 abegoiyGprFralRImD euce* 0 peratrg S Bbingw and ConcAi口m 十 Ccrrpilaligr Process Settings + EDA TqqI Set!mg54g Srthesis SettrigsFitla Eettri护+ T iinrg 上片曰炉土 Settirga As&semihiCie-gh AjsitailSIqmIT 如 I LoubAnasiLqgc Anali 2sr Irtertaco- CiintilauiSlmwIrtonVwffcatjor sinwhtem Uu.r Filet曰門郎厂“疳屯id卩纭i ctlir-gsSSh呂W新Select the erniM nd 七fgwart to taqcl Fdi pgnpibliQfH.Durite fflni?Shw inAvaidbdevice11stP 砒址|PCFPPl L l_UJ r二匚宁 也amgradH 9三p 处鮎 cidvarcstfclevcei 厂 HsiJCupv ip-! j七 untlvDaiso crdPriCptixie.L眈J.| Lt*HMiDL.PLLEF1CCQ：4OC01 &SOOD92150J|匚门迎旳边，7.1沏2：3u(7) 启动仿真器。菜单 Processing 项下选择 Start Simulation，直至U Simulation was successful, 仿真完毕。(8) 观察仿真结果。s五、收获与体会本设计主要设计一位加法器，然而计算机内部都是多位加法器。只是从简单层面上设计加法器的功能，而没有考虑到加法器的性能从上选择实验。虽然在设计上没有实现，但是我们在理论上分析和讨论不同的加法器选择不同门电路在性能的差异。从而得知在不同的计算机内部会采用不同的加法器机制，在具体设计时需要根据具体的应用环境和实现工艺确定采 用哪一种加法器。加法器的性能可以从延迟、功耗、面积等方面进展分析。具体分析的方法有三种：是通过门级模拟器来估算加法器的性能；二是采用标准单元库对每种加法器进展逻辑综合和布局布线来设计电路，然后从版图中反提取电路参数，针对其参数进展电路的模拟，从中得出各种加法器的比拟结果；三是通过物理实现在芯片上实现各种加法器，然后通过实际测量进展比拟。逐位进位加法器，在每一位的计算时， 都在等待前一位的进位。 那么不妨预先考虑进位输 入的所有可能，对于二进制加法来说， 就是0与1两种可能，并提前计算出假如干位针对这两 种可能性的结果。等到前一位的进位来到时，可以通过一个双路开关选出输出结果。这就是进位选择加法器的思想。可编程逻辑的价值在于其缩短电子产品制造商开发周期，以与帮助他们更快地将产品推向市场的能力。随着PLD供给商继续致力于在可编程逻辑器件中集成更多的功能、降低其 本钱并提高能够节约时间的IP核心的可用性，可编程逻辑一定会在数字设计人员中进一步普与开来。培养学生正确的设计思想，理论联系实际的学习态度；培养学生综合运用所学计算机组 成原理知识，分析和解决工程技术问题的能力。训练提高学生查阅资料，运用计算机辅助工具绘制原理图，阅读原理图以与对原理图进展功能模拟的能力；提高学生对计算机的各组成局部的理解，进一步深入认识计算机系统，强化学生的系统意识；提高学生的动手能力。PLD是电子设计领域中最具活力和开展前途的一项技术。PLD能完成任何数字器件的功能，上至高性能CPU下至简单的TTL74序列电路，都可以用PLD来实现。在PCB完成以后， 还可以利用PLD的在线修改功能，随时修改设计而不必改动硬件电路。PLD技术在20世纪90年代以后得到飞速的开展，同时也大大推动了EDA软件和硬件描述语言HDL的进步。PLD设计依靠功能强大的电子计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，并自动地完成逻辑编译、化简、分割、综合、优化、 仿真，直至下载到可编程逻辑器件FPGA/CPLD实现既定的电子电路设计功能。硬件描述语言在PLD设计中占据极其重要的位置，目前国际上流行的硬件描述语言主要有 VHDL和 Verilog HDL。六、参考文献参考文献1 计算机组成原理课程设计某某大学.X荣兴，王祖强，殷晓峰.2005.2 数字逻辑第二版华中科技大学欧阳星明.2008 3 32位并行乘法器的研究与设计D 某某微电子技术研究所.许琪. 20024计算机组成原理第二版高等教育.唐朔飞.2005.6PLD逻辑设计实务.清华大学.邱耀煌20027puter Architecture A Quan titative Approach.Znd, Ed ition . (eBook)七、附录一位全加器原理生成代码HEADERVERSION = 1;TIME_UNIT = ns;DATA_OFFSET=0.0;DATA_DURATION = 50000.0;SIMULATION_TIME = 0.0;GRID_PHASE =0.0;GRID_PERIOD :=10.0;GRID_DUTY_CYCLE = 50;SIGNAL(bi n)VALUE_TYPE =NINE_LEVEL_BIT;SIGNAL_TYPE =SINGLE_BIT;WIDTH = 1;LSB_INDEX = -15DIRECTION = INPUT;PARENT =;SIGNAL(ci n)VALUE_TYPE =NINE_LEVEL_BIT;SIGNAL_TYPE =SINGLE_BIT;WIDTH = 1;LSB_INDEX = -15DIRECTION = INPUT;PARENT =;SIGNAL(cout)VALUE_TYPE =NINE_LEVEL_BIT;SIGNAL_TYPE =SINGLE_BIT;WIDTH = 1;LSB_INDEX = -1;DIRECTION = OUTPUT;PARENT =”；SIGNAL(sum)VALUE_TYPE = NINE_LEVEL_BIT; SIGNAL_TYPE = SINGLE_BIT; WIDTH = 1;LSB_INDEX = -1;DIRECTION = OUTPUT;PARENT =;SIGNAL(ai n)VALUE_TYPE = NINE_LEVEL_BIT; SIGNAL_TYPE = SINGLE_BIT; WIDTH = 1;LSB_INDEX = -1;DIRECTION = INPUT;PARENT =;TRANSITION_LIST(bi n)NODEREPEAT = 1;NODEREPEAT = 5000;LEVEL 0 FOR 5.0;LEVEL 1 FOR 5.0;TRANSITION_LIST( cin ”)NODEREPEAT = 1;NODEREPEAT = 16666;LEVEL 0 FOR 1.5;LEVEL 1 FOR 1.5;LEVEL 0 FOR 1.5;LEVEL 1 FOR 0.5;TRANSITION_LIST(cout)NODEREPEAT = 1;LEVEL X FOR 50000.0;TRANSITION_LIST(sum)NODEREPEAT = 1;LEVEL X FOR 50000.0;TRANSITION_LIST(ai n)NODEREPEAT = 1;NODEREPEAT = 10000;LEVEL 0 FOR 2.5;LEVEL 1 FOR 2.5;DISPLAY_LINECHANNEL = a in ”；EXPAND_STATUS = COLLAPSED;RADIX = Bi nary;TREE_INDEX = 0;TREE_LEVEL = 0;DISPLAY_LINECHANNEL = b in ”；EXPAND_STATUS = COLLAPSED; RADIX = Bi nary;TREE_INDEX = 1;TREE_LEVEL = 0;DISPLAY_LINECHANNEL = cin ”；EXPAND_STATUS = COLLAPSED;RADIX = Bi nary;TREE_INDEX = 2;TREE_LEVEL = 0;DISPLAY_LINECHANNEL = cout;EXPAND_STATUS = COLLAPSED;RADIX = Bi nary;TREE_INDEX = 3;TREE_LEVEL = 0;DISPLAY_LINECHANNEL = sum;EXPAND_STATUS = COLLAPSED;RADIX = Bi nary;TREE_INDEX = 4;TREE_LEVEL = 0;TIME_BARTIME = 0;MASTER = TRUE;计算机组成原理课程设计成绩表论文题目作者指导教师赵松职称指 导 教 师 评 语该学生写作态度认真，能够按期完成学年论文。在 论文中提到的观点能够做到清晰明确， 语言表达清楚， 论证有充分的依据，逻辑严密合理，结构层次清楚。 根本上具有独立分析问题、解决问题的能力。书写工 整，格式与标点规 X。说明书、图纸完备、整洁、正 确、符合规X。指导教师签字等级