信息安全数字电路教学大纲

数字电路与逻辑设计。课程教学大纲一、课程基本情况课程名称数字电路与逻辑设计CDigitalCircuitandLogicDesignC课程编号EI425011学分3.5课程类别口核心必修口任选限选执行学期4课程学时及其分配总学时学时分配56讲授48实验8实习0上机0开课单位电子实验中心数电教研室适用专业网络工程学院信息安全专业对应培养标准1.1.2电工电子技术先修课程电子技术基础，电路与电子学教材与参考文献推荐教材：1数字逻辑设计基础（第一版），高胜东等成都：成都信息工程学院2010参考教材：1数字电子技术基础，杨志忠主编，高等教育出版社：20092逻辑与数字系统设计，李晶皎等，北京：清华大学出版社，20083数字电路逻辑设计，王毓银编，高等教育出版社：20074数字电路与系统，刘宝琴编,清华大学出版社：20015EDA技术与VHDL,潘松，杨继业著，电子科技大学出版社：2008二、课程性质与作用数字电路与逻辑设计0是网络工程专业本科生的一门重要专业技术基础课，属公共基础必修课。本课程理论严谨、实践性和工程性强。通过本课程的学习，学生将具备数字电路的逻辑分析与设计的基本知识，掌握数字系统中常用功能部件的应用分析、逻辑设计与硬件描述语言建模等基本技能，为后续课程，如数字系统设计、计算机组成原理、微型计算机接口技术等打下坚实的基础。培养和训练学生在数字系统设计和工程应用方面的基本技能。三、培养目标与标准数字电路与逻辑设计0是研究数字系统设计的入门课程。在本课程中，将介绍数字逻辑电路的分析设计方法和基本的系统设计技巧。通过该课程学习，培养学生使用各种逻辑分析与设计的工程方法和工程工具，学习典型逻辑功能部件的内部结构，掌握其工作原理，可以承担小型数字电路分析或设计的简单应用课题。本课程适用于网络工程学院各本科专业。课程培养标准主要包括：通过理论教学，使学生掌握各种数制的相互转换；数字系统中常用的编码；逻辑代数的基本定理及运算规则；逻辑函数简化；中小规模组合逻辑电路、时序逻辑电路的分析与设计方法。了解常用数字逻辑器件、可编程逻辑器件、半导体存储器件及其应用。了解数字电路的HDL描述及常用EDA软件的数字系统仿真、设计等应用。通过实践教学，使学生掌握传统数字逻辑电路的设计、组装、调试等方法。了解VHDL硬件描述语言，了解现代数字系统的设计方法，使学生的实践能力以及分析问题，解决问题的能力得以提高；并能应用EDA开发软件进行数字小系统的设计，仿真和下载。通过理论与实践课的学习，使学生能综合运用所学知识解决实际工程问题；引导学生在学习本课程理论知识的同时，重视和加强实践训练，培养学生正确选用集成器件进行逻辑设计和解决实际问题的能力；培养他们的创新意识、团队合作精神和人际沟通能力。为将来工作和进一步的学习打下良好的基础。本课程具体完成培养方案中以下指标（具体指标内容参见各专业2010版本科人才培养方案）重点完成指标1.12。一级指标二级指标三级指标教学要求1.技术知识1.1相关学科知识1.1.2电工电子技术T、U四、理论教学内容与学时分配章标题章节主要内容（知识点）重点、难点提要学时其他说明第1章数制与码制1、几种常用的数制和常用编码掌握不同数制的相互转，掌握常用编码、可靠性代码及原码、反码和补码的原理及编码方法。2讲授2、二进制有符号数表示法1第2章逻辑代数基础1、逻辑代数中的基本运算要求学生理解：最小项和相邻项的意义；最大项与最小项关系及性质；任意项、约束项、无关项的概念。了解逻辑函数的VHDL描述。掌握：逻辑代数中的基本逻辑运算、基本定律、基本公式和三个规则。牢固掌握：逻辑函数的公式法和卡诺图法化简。1讲授2、逻辑代数的基本公式和常用公式23、逻辑函数及其表示法14、逻辑代数的三个规则135、逻辑函数的化简方法第3章1、VHDL基本结构要求学生了解VHDL源程序1讲授VHD用言2、VHDL要素日勺基本结构、语法规范、主要语句及其应用特点。掌握基本门电路的vhdl!述。13、VHDLM本语句2第4章组合逻辑电路1、SSI组合逻辑电路分析与设计了解组合电路的VHDL描述，掌握SSI、MSI组合逻辑电路分析与设计方法；掌握常用集成组合逻辑器件的应用及函数表达式。2讲授与实验结合，开设电子仪器的使用及组合逻辑电路设计与实现实验2、常用组合逻辑电路及其VHDL语言描述43、MSI组合逻辑电路分析与设计34、组合逻辑电路的冒险现象1第5章集成触发器1、基本RS触发器、同步触发器及其VHDL语言描述了解触发器的VHDL描述，掌握触发器异步置位端的作用；掌握不同类型触发器的原理及特点，掌握边沿触发器的逻辑功能及应用。2讲授2、边沿触发器及其VHDL语言描述23、不同类型触发器的相互转换2第6章时序逻辑电路1、时序逻辑电路分析牢固掌握：同步、异步时序电路的特点、功能描述和分析方法；同步时序电路的设计，用中规模集成器件实现任意模值计数（分频）器2讲授与实验结合，开设时序逻辑电路设计与实现实验2、寄存器应用及VHDL语言描述33、计数器及VHDL语言描述54、时序逻辑电路设计2第7章半导体存储器1、随机存取存储器（RAM）了解各类存储器的电路结构和工作原理；掌握存储器容量的字扩展和位扩展方法。3讲授2、只读存储器（ROM）第8章可编程逻辑器件及应用1、简单PLD的可编程原理2、CPLgFPGA勺基本结构了解PLD的基本结构和可编程原理，了解基于PLD的设计开发流程。掌握基于QuartusII原理图输入方式和文本输入方式的小型数字系统的设计仿真。1讲授3、CPLD/FPGA的软件应用(QuartusII)1五、实践教学内容与学时分配本课程开出的实践项目详见下表:项目序号项目名称内容提要项目学时项目性质实践形式项目类型每组人数其他说明1电子仪器的使用及组合逻辑电路设计与实现1）验证74LS0Q74LS147及74LS48的逻辑功能2）设计水箱水位监测显示电路3）在实验箱上连接出电路，列表记录电路测试结果4）实践与提高：在该水位监测显示电路中给出一个水箱入水口电磁阀门控制信号4必选实验设计1课内士成2时序逻辑电路设计与实现1）计数器及移位寄存器功能验证。2）数字电路小系统（交通灯控制电路）设计与实现。4必选实验设计1课内士成六、学业考核考核环节考核内容及方式百分比平时考核1、学习纪律和作业完成情况2、学习环节考察：包含课堂讨论、资料调研、报告等。10%实践考核1、前期准备，包括预习报告和实验流程2、实验操作过程与讨论3、实验结果与分析20%期末考核闭卷考试，范围包括教学大纲中理论教学部分的课程内容。70%七、其他说明实践环节考核标准见附件撰写人：曾祥萍1,实验报告要求和格式见附2。院（部、中心）教学主管签字（盖章）2011附1：实践环节考核标准每个实验项目成绩采用倒扣分制度。起评分100分，扣分点如下：一、预习报告1、预习报告内容不全扣20分2、实验原理不清楚、设计过程不清楚、无相应电路原理图扣40分3、实验操作步骤不正确导致芯片烧坏扣20分4、无原始数据记录表格扣10分5、教师提问、抽查不能回答扣10分二、实验操作（内容按教师的要求）1、迟到扣10分（迟到超过30分钟，不允许参加该次实验且成绩记为0分）2、不遵守实验室规章、随意走动大声喧哗等，扣10分3、损坏仪器按价赔偿扣30分4、实验结果视具体情况增减分数5、实验完成后不按要求整理仪器扣10分三、实验报告（内容按补充资料的要求）1、字迹不端正，排列不整齐，扣10分。2、报告内容顺序不正确，扣10分3、报告内容缺（实验题目，实验目的，实验仪器，内容与步骤，结果讨论）中任一项扣10分，多缺多扣。4、报告内容缺（实验原理，注意事项和回答预习思考题，实验结果，数据记录和转抄）中任一项扣20分，多缺多扣，其中：（1） 没有交原始数据记录纸，扣10分（2） 结果不完整，扣5分（3） 结果（结论）不正确，扣10分5、报告内容缺数据处理部分，扣30分，其中：（1） 处理方法错误，扣20分（2） 处理内容不完整，扣20分6、不按时上交实验报告，扣1030分。附2：数字电路与逻辑设计C实验报告要求和格式如下：实验项目班级姓名学号日期一、设计要求二、实验设备三、方案分析与选择四、电路设计与工作原理五、电路安装、调试及故障分析六、电路参数测试及功能检测七、回答思考题八、本次实验小结九、参考文献