非隔离式开关电源的PCB布局全攻略

本文格式为Word版，下载可任意编辑非隔离式开关电源的PCB布局全攻略 开关电源的一个常见问题是 “不稳定 ”的开关波形。有些时候，抖动处于声段磁性元件会产生 出音频噪声。假如问题在印刷电路板的布局上， 要找缘由可能会很困难此开关电源 设计初期的 正确 PCB布局 就特别关键。电源设计 者要很好地理解技术细节，以及最终产品的功能需求。因此从电 路板设计项目一开头源设计者应就关键性电布局，与 PCB布局设计人员绽开亲密合作。一个好的布局设计可优化电源效率，减缓热应力；更重要的是，它最大限度地减小了噪声，以及走线与元件之间的相互作用。为实现这些目标，设计者必需了解开关电源内部的电流传导路径以及信号流。要实现非隔离开关电源的正确布局设计，务必牢记以下这些设计要素。1.布局规划对一块大电路板上的嵌入dc/dc电源，要获得最佳的电压调整、负载瞬态响应和系统效率，就要使电源输出靠近负载器件，尽量削减PCB走线上的互连阻抗和传导压降。确保有良好的空气流，限制热应力；假如能采纳强制气冷措施，则要将电源靠近风扇位置。另外，大型无源元件（如电感和电解电容）均不得阻挡气流通过低矮的表面封装半导体元件，如功率MOSFET或PWM掌握器。为防止开关噪声干扰到系统中的模拟信号，应尽可能避开在电源下方布放敏感信号线；否则，就需要在电源层和小信号层之间放置一个内部接地层，用做屏蔽。关键是要在系统早期设计和规划阶段，就筹划好电源的位置，以及对电路板空间的需求。有时设计者会无视这种忠告，而把关注点放在大型系统板上那些更“重要”或“让人兴奋”的电路。电源管理被看作事后工作，任凭把电源放在电路板上的多余空间上，这种做法对高效率而牢靠的电源设计非常不利。对于多层板，很好的方法是在大电流的功率元件层与敏感的小信号走线层之间布放直流地或直流输入/输出电压层。地层或直流电压层供应了屏蔽小信号走线的沟通地，使其免受高噪声功率走线和功率元件的干扰。作为一般规章，多层PCB板的接地层或直流电压层均不应被分隔开。假如这种分隔不行避开，就要尽量削减这些层上走线的数量和长度，并且走线的布放要与大电流保持相同的方向，使影响最小化。图1a和1c分别是六层和四层开关电源PCB的不良层结构。这些结构将小信号层夹在大电流功率层和地层之间，因此增加了大电流/电压功率层与模拟小信号层之间耦合的电容噪声。 图中的1b和1d则分别是六层和四层PCB设计的良好结构，有助于最大限度削减层间耦合噪声，地层用于屏蔽小信号层。要点是：肯定要挨着外侧功率级层放一个接地层，外部大电流的功率层要使用厚铜箔，尽量削减PCB传导损耗和热阻。 2.功率级的布局开关电源电路可以分为功率级电路和小信号掌握电路两部分。功率级电路包含用于传输大电流的元件，一般状况下，要首先布放这些元件，然后在布局的一些特定点上布放小信号掌握电路。大电流走线应短而宽，尽量削减PCB的电感、电阻和压降。对于那些有高di/dt脉冲电流的走线，这方面尤其重要。图2给出了一个同步降压转换器中的连续电流路径和脉冲电流路径，实线表示连续电流路径，虚线代表脉冲（开关）电流路径。脉冲电流路径包括连接到下列元件上的走线：输入去耦陶瓷电容CHF;上部掌握FET QT;以及下部同步FET QB，还有选接的并联肖特基二极管。 图3a给出了高di/dt电流路径中的PCB寄生电感。由于存在寄生电感，因此脉冲电流路径不仅会辐射磁场，而且会在PCB走线和MOSFET上产生大的电压振铃和尖刺。为尽量减小PCB电感，脉冲电流回路（所谓热回路）布放时要有最小的圆周，其走线要短而宽。 高频去耦电容CHF应为0.1F10F，X5R或X7R电介质的陶瓷电容，它有极低的ESL（有效串联电感）和ESR（等效串联电阻）。较大的电容电介质（如Y5V）可能使电容值在不同电压和温度下有大的下降，因此不是CHF的最佳材料。图3b为降压转换器中的关键脉冲电流回路供应了一个布局例子。为了限制电阻压降和过孔数量，功率元件都布放在电路板的同一面，功率走线也都布在同一层上。当需要将某根电源线走到其它层时，要选择在连续电流路径中的一根走线。当用过孔连接大电流回路中的PCB层时，要使用多个过孔，尽量减小阻抗。图4显示的是升压转换器中的连续电流回路与脉冲电流回路。此时，应在靠近MOSFET QB与升压二极管D的输出端放置高频陶瓷电容CHF. 图5是升压转换器中脉冲电流回路的一个布局例子。此时关键在于尽量减小由开关管QB、整流二极管D和高频输出电容CHF形成的回路。 图5 图5，本图显示的是升压转换器中的热回路与寄生PCB电感（a）；为削减热回路面积而建议采纳的布局（b）。 图6和图7（略）供应了一个同步降压电路的例子，它强调了去耦电容的重要性。图6a是一个双相12VIN、2.5VOUT/30A（最大值）的同步降压电源，使用了LTC3729双相单VOUT掌握器IC.在无负载时，开关结点SW1和SW2的波形以及输出电感电流都是稳定的（图6b）。但假如负载电流超过13A，SW1结点的波形就开头丢失周期。负载电流更高时，问题会更恶化（图6c）。 在各个通道的输入端增加两只1F的高频陶瓷电容，就可以解决这个问题，电容隔离开了每个通道的热回路面积，并使之最小化。即使在高达30A的最大负载电流下，开关波形仍很稳定。 3.高DV/DT开关区图2和图4中，在VIN（或VOUT）与地之间的SW电压摆幅有高的dv/dt速率。这个结点上有丰富的高频噪声重量，是一个强大的EMI噪声源。为了尽量减小开关结点与其它噪声敏感走线之间的耦合电容，你可能会让SW铜箔面积尽可能小。但是，为了传导大的电感电流，并且为功率MOSFET管供应散热区，SW结点的PCB区域又不能够太小。一般建议在开关结点下布放一个接地铜箔区，供应额外的屏蔽。假如设计中没有用于表面安装功率MOSFET与电感的散热器，则铜箔区必需有足够的散热面积。对于直流电压结点（如输入/输出电压与电源地），合理的方法是让铜箔区尽可能大。多过孔有助于进一步降低热应力。要确定高dv/dt开关结点的合适铜箔区面积，就要在尽量减小dv/dt相关噪声与供应良好的MOSFET散热力量两者间做一个设计平衡。4.掌握电路布局使掌握电路远离高噪声的开关铜箔区。对降压转换器，好的方法是将掌握电路置于靠近VOUT+端，而对升压转换器，掌握电路则要靠近VIN+端，让功率走线承载连续电流。假如空间允许，掌握IC与功率MOSFET及电感（它们都是高噪声高热量元件）之间要有小的距离（0.5英寸1英寸）。假如空间紧急，被迫将掌握器置于靠近功率MOSFET与电感的位置，则要特殊留意用地层或接地走线，将掌握电路与功率元件隔离开来。掌握电路应有一个不同于功率级地的独立信号（模拟）地。假如掌握器IC上有独立的SGND（信号地）和PGND（功率地）引脚，则应分别布线。对于集成了MOSFET驱动器的掌握IC，小信号部分的IC引脚应用SGND.信号地与功率地之间只需要一个连接点。合理方法是使信号地返回到功率地层的一个洁净点。只在掌握器IC下连接两种接地走线，就可以实现两种地。此焊盘应焊到PCB上，以尽量削减电气阻抗与热阻。应在接地焊盘区放置多个过孔。5.回路面积与串扰两个或多个邻近导体可以产生容性耦合。一个导体上的高dv/dt会通过寄生电容，在另一个导体上耦合出电流。为削减功率级对掌握电路的耦合噪声，高噪声的开关走线要远离敏感的小信号走线。假如可能的话，要将高噪声走线与敏感走线布放在不同的层，并用内部地层作为噪声屏蔽。空间允许的话，掌握IC要距离功率MOSFET和电感有一个小的距离（0.5英寸1英寸），后者既有大噪声又发热。6.走线宽度的选择对详细的掌握器引脚，电流水平和噪声敏感度都是唯一的，因此，必需为不同信号选择特定的走线宽度。通常状况下，小信号网络可以窄些，采纳10mil15mil宽度的走线。大电流网络（栅极驱动、VCC以及PGND）则应宽一些，详细宽度依据电流大小定义。 第 5 页 共 5 页