第四章 组合逻辑电路

上传人:仙*** 文档编号:59051346 上传时间:2022-03-01 格式:PPT 页数:103 大小:2.64MB
返回 下载 相关 举报
第四章 组合逻辑电路_第1页
第1页 / 共103页
第四章 组合逻辑电路_第2页
第2页 / 共103页
第四章 组合逻辑电路_第3页
第3页 / 共103页
点击查看更多>>
资源描述
组合逻辑电路X1X2XnY1Y2YmX04-2编码器X1X2Y2Y1X3X1X2X3Y1Y2X0X04-2编码器X1X2Y2Y1X3E0X1X2X3Y1Y2X0EO74LS148Ei01 2 34 5 6 7EoGSA2A1A0输入、输出变量上输入、输出变量上均有一个反号,表均有一个反号,表示示“低有效低有效(LOW ACTIVE)”输出编码变量上输出编码变量上的有一个反号,表的有一个反号,表示输出编码为反码示输出编码为反码Ei:输入使能:输入使能(Enable)它有效时允许编码它有效时允许编码EO:输出使能:输出使能(Enable),用于),用于级联,它有效时允许级联,它有效时允许低位片编码低位片编码逻辑符号逻辑符号74LS148(HIGH)Ei01 2 34 5 6 7EoGSA2A1A074LS148(LOW)Ei01 2 34 5 6 7EoGSA2A1A08 9 10 11 12 13 14 15A2 A1 A0A3GSEO16-4优先编码器优先编码器2-4译码器译码器Y3ABY2Y1Y0Y3Y2Y1Y0BA功能表功能表输出高有效输出高有效2-4译码器译码器Y3ABY2Y1Y0功能表功能表Y3Y2Y1Y0BA2-4译码器译码器Y3ABY2Y1Y0功能表功能表Y3Y2Y1Y0BA74LS13801234567E1ABCE21E22E为输入使能为输入使能端端,它们有效时它们有效时,输出为有效译输出为有效译码输出码输出;否则输否则输出均无效出均无效A,B,C为输入编为输入编码码,A为高位为高位07为输出端为输出端输出输出,输入端上输入端上的圆圈和变量的圆圈和变量上的反号均表上的反号均表示低有效示低有效如果有多个输如果有多个输入使能端入使能端,则只则只有当它们都有有当它们都有效时效时,输出才为输出才为有效译码输出有效译码输出高有效时是高有效时是m低有效时是低有效时是M负逻辑,与非.负与非等于正或非也可以看作先反后与74LS138(L)01234567E1ABCE21E2274LS138(H)01234567E1ABCE21E228 9 10 11 12 13 14 15AEB C D10123ABE74LS1390123ABE74LS1390 1 2 3A BE2-40 1 2 3C DE2-44 5 6 7C DE2-48 9 10 11C DE2-412 131415C DE2-4可否用作可否用作3-8译码器译码器?可否有使能端可否有使能端?用于驱动用于驱动共阴极共阴极7段段显示器显示器3-8译码器01234567E1ABCE21E22输出是低有效,每个输出端是一个最大项1F(A,B,C)=(2,5,7)=M2 M5 M7F(A,B,C)F(A,B,C)=(2,5,7) =(0,1,3,4,6)= m0+m1+m3+m4+m6 =M0M1M3M4M6F(A,B,C)低有效时可用与门,也可以用与非门.应该选择输入端较少的那种输出是高有效输出是高有效,每个输每个输出端是一个最小项出端是一个最小项F(A,B,C)=(2,5,7)=m2+ m5 + m7F(A,B,C)F(A,B,C)=(2,5,7) =(0,1,3,4,6)= M0M1M3M4M6 = m0+m1+m3+m4+m6F(A,B,C)012345673-8译码器E11ABC(MSB)ABC高有效时可用或门高有效时可用或门,也也可以用或非门可以用或非门.应该选应该选择输入端较少的那种择输入端较少的那种x x x xx x x xx x x xS逻辑图逻辑符号真值表Ci=AiBi+AiCi-1 +BiCi-1Sii i C i-1逻辑图逻辑符号真值表1.用异或门和与非门实现全加器2.证明逻辑图的正确性A3AiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiA2A1A0B3B2B1B0S0S1S2S3C3A1余3码8421码转换A+(B)补溢出判决电路溢出判决电路A3AiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiA2A1A0B3B2B1B0S0S1S2S3C3OVERFLOWBCD码加法器码加法器A3AiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiA2A1A0B3B2B1B0S0S1S2S3C3A3AiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiAiBiCi-1SiCiA2A1A0B3B2B1B0S0S1S2S3C3E=S3S3+S3S1+C300BAABA4ABA=B A = BA=B A = BA=B A = B4LowHigher 4 bitsA0B01 1D3 x x x 功能表功能表逻辑表达式逻辑表达式Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3Y=m0D0+m1D1+m2D2+m3D3=mi iD Di i2-4译码器译码器YA1A00123D0D1D2D3逻辑图逻辑图4-1MUXD0D1D2D3YA1A0逻辑符号逻辑符号1.利用使能端利用使能端2.输出端相或输出端相或0 1 2 3A BE4-1CDE4-1E4-1E4-1E4-14444YCBE4-1E4-1442-1AYCB01Y=m0D0+m1D1+m2D2+m3d3+m4D4+m5D5+m6D6+m7D7=miDiB CA设有函数F(A,B,C)=(1,2,4,7)(1,2,4,7)令A2=A, A1=B, A0=C, D0=D3=D5=D6=0, D1=D2=D4=D7=1, G=0当变量数n与数据选择端数k相同时,直接令Di=0或1即可则Y=m1+m2+m4+m7=F(A,B,C)8-1MUXD0D1D2D3YD4D5D6D7A1A0A2000001111F注意变量与数据选择端的对应关系4-1MUXD0D1D2D3YA1A0A B?CD试用两个4-1MUX实现一位全加器真值表法:三个输入变量,两个放在选择输入端, 另一个放在数据输入端. 将A,B接A1,A0Ci=AiBi 0+AiBi Ci-1+AiBi Ci-1+AiBi 1Si-1=AiBi Ci-1+AiBi Ci-1+AiBi Ci-1 +AiBi Ci-14-1MUXD0D1D2D3YA1A04-1MUXD0D1D2D3YA1A0Ci=AiBi 0+AiBi Ci-1+AiBi Ci-1+AiBi 1Si-1=AiBi Ci-1+AiBi Ci-1+AiBi Ci-1+AiBi Ci-1对于Ci,有:D0=0, D1=Ci-1, D2=Ci-1, D3=1对于Si,有:D0=Ci-1, D1=Ci-1, D2=Ci-1, D3=Ci-10Ci-1Ci-11CiSiAi BiAi BiCi-1Ci-1Ci-1Ci-100011101CiCi-1AiBi01100110SiCi-1AiBiBiAi0BiAiC降维卡诺图00011101CiCi-1AiBi01100110SiCi-1AiBiCi-1Bi0Ci-1BiAiF(A,B,C,D)ABCD DCBY3=A1 A0 DinY0=A1 A0 DinY1=A1 A0 DinY2=A1 A0 Din Y0 Y1Din Y2 Y3 A1 A0真值表真值表逻辑表达式逻辑表达式逻辑图逻辑图逻辑符号逻辑符号 Y0 A1 Y1 A0 Y2 Y3 E Y0 Y1E Y2 Y3 A1 A0DinY0Y1Y2Y3 74LS139 74LS139G1=X1+X2G2=X1+X2+X3分析组合逻辑电路的第一步是直接写出逻辑表达式F1=X1F2=X1X2F3=X3G1=X3(X1+X2)F4=X4G2=X4(X1+X2+X3)F1=X1F2=X1X2F3=X3G1=X3(X1+X2)=X3X1+ X3 X2F4=X4G2=X4(X1+X2+X3)=X4X1+ X3 X2 + X3 X2列表时应按变量顺序排列, 否则不容易看出结果由真值表知: 这是一个4位求补电路. F=X+1F(A,B,C,D)=C D A B+C D A B+C D A B +C D A BF(A,B,C,D)=A B C D+A B C D+A B C D +A B C D直接写表达式直接写表达式=(0,5,10,15)EE=SCOUT=ABD0=E=ABD1=E=ABD2=COUT=A+BD3=COUT=A BF=ABC D+ABC D+ (A+B) C D+A B CDF=ABC D+ABC D+ (A+B) C D+A B CDF=ABC D+A C D+B C D+ AC D+BC D+A B CD如果求标准表达式或真值表,可用图也可用书上的方法BACML=BMS=A B+C水塔水位控制水塔水位控制三个传感器三个传感器: 水位低于检测面时输出水位低于检测面时输出1水位高于检测面时输出水位高于检测面时输出0液面处于绿色区域时液面处于绿色区域时,两台水泵均不工作两台水泵均不工作;处于橙色区域时处于橙色区域时,小水泵工作小水泵工作;处于黄色区域时处于黄色区域时,大水泵工作大水泵工作;处于红色区域时处于红色区域时,大、小水泵同时工作大、小水泵同时工作ACBMSML对某项议案进行表决,以决定其是否通过的方式有 以下几种:简单多数即为通过,1/2;三分之二以上才算通过,2/3;全体同意方能通过,即所谓的一票否决制假设有 5 个人进行表决,试设计一个逻辑判断电路,以实现这三种表决方式。请选用较经济的逻辑部件实现此电路D0BCDED1BCDED2BCDED3BCDED4BCDED5BCDED0=D4= BCD+BCE+BDE+CDED1=BC+CE+DE+CD+BD+BED2=D5=BCDED4=D6=D7=0B C D EX1X0AF1518-1MUXD0D1D2D3D4D5D6D7GYA2 A1 A0Y=AC+BC当A=B=1时Y=C+C=1信号C经过不同的路径到达输出称为竞争由于竞争产生的窄脉冲称为”毛刺”;出现毛刺的现象称为冒险出错出错!负向毛刺称为”0” 冒险有竞争不一定产生险象有竞争不一定产生险象;险象可能会对后续电路险象可能会对后续电路产生影响产生影响表达式中存在Y=A+A时,可能产生”0”冒险Y=A A可能产生”1”冒险AYYAK图中如果两个K圈相切,则可能产生”1”冒险ABCY=AB+AC还可以用仿真软件进行冒险分析或用实验的方法进行冒险分析ABCY=AB+ACY=AB+AC+BC
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 压缩资料 > 基础医学


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!