可编程逻辑器件PAL和通用逻辑阵列GAL

本文格式为Word版，下载可任意编辑可编程逻辑器件PAL和通用逻辑阵列GAL 一、可编程阵列规律器件PAL PAL采纳双极型熔丝工艺，工作速度较高。PAL的结构是与阵列可编程和或阵列固定，这种结构为大多数规律函数供应了较高级的性能，为PLD进一步的进展奠定了基础。 （一）PAL的基本结构 PAL器件的输入、输出结构以及输入、输出的数目是由集成电路制造商依据实际设计状况大致估量确定。PAL器件的型号许多，它的典型输出结构通常有四种，其余的结构是在这四种结构基础上变形而来。 1. 专用输出基本门阵列结构 2. 可编程I/O输出结构 可编程I/O结构如下图所示。 3. 寄存器型输出结构：也称作时序结构，如下图所示。 4. 带异或门的寄存器型输出结构： 有些PAL器件是由数个同一结构类型组成，有的则是由不同类型结构混合组成。 如由8个寄存器型输出结构组成的PAL器件命名为PAL16R8，由8个可编程I/O结构组成的PAL器件则命名为PAL16L8。 （二）PAL16L8的使用 PAL的例题请同学参看图7-35、图7-36和例6。 应用PAL16L8设计组合规律电路，主要步骤是将输出和激励写成最简与或表达式，然后确定PAL16L8的引脚和编程。 目前能够支持PAL的编程软件已相当成熟，芯片应用也很普及，但是由于其集成密度不高、编程不够敏捷，且只能一次编程，很难胜任功能较简单的电路与系统。 二、通用阵列规律GAL器件 采纳E2CMOS工艺和敏捷的输出结构，有电擦写反复编程的特性。 与PAL相比，GAL的输出结构配置了可以任意组态的输出规律宏单元OLMC（Output Logic Macro Cell）， GAL和PAL在结构上的区分见下图： （一）GAL器件结构和特点 GAL器件型号定义和PAL一样依据输入输出的数量来确定，GAL16V8中的16表示阵列的输入端数量，8表示输出端数量，V则表示输出形式可以转变的一般型1. GAL16V8的基本结构（下图） 3. 输出规律宏单元OLMC组态 输出规律宏单元由对AC1(n) 和AC0进行编程打算PTMUX、TSMUX、OMUX和FMUX的输出，共有5种基本组态： 专用输入组态、专用输出组态、复合输入/输出组态、寄存器组态和寄存器组合I/O组态。8个宏单元可以处于相同的组态，或者有选择地处于不同组态。 (1) 专用输入组态 ：如下图所示： (2) 专用输出组态：如下图所示： （3）同学自学 (4) 寄存器组态：当AC1(n)0，AC01时，如下图所示。 4. GAL是继PAL之后具有较高性能的PLD，和PAL相比，具有以下特点： (1) 有较高的通用性和敏捷性：它的每个规律宏单元可以依据需要任意组态既可实现组合电路，又可实现时序电路。 (2) 100可编程：GAL采纳浮栅编程技术，使与阵列以及规律宏单元可以反复编程，当编程或规律设计有错时，可以擦除重新编程、反复修改，直到得到正确的结果，因而每个芯片可100编程。 (3) 100%可测试：GAL的宏单元接成时序状态，可以通过测试软件对它门的状态进行预置，从而可以随便将电路置于某一状态，以缩短测试过程，保证电路在编程以后，对编程结果100可测。 (4) 高性能的E2COMS工艺：使GAL的高速度、低功耗，编程数据可保存20年以上。正是由于这些良好的特性，使GAL器件成为数字系统设计的初期抱负器件。 （二）GAL器件的编程方法和应用 对GAL编程是设计电路的最终一个环节。除了对与阵列编程之外，还要对规律宏单元进行编程，以达到预定的输出规律关系。这样应当具备GAL编程的开发系统：软件开发平台和硬件编程设备，而软件平台是不行缺少的。 目前GAL的编程方法有两种： 一种是早期的GAL器件编程需要使用特地的编程器，将需要编程的GAL器件插入编程器进行编程，然后将编程后的GAL器件连接在设计者的设计系统。 另一种是新一代的GAL器件，可以脱离开编程器，直接在设计者的电路系统上编程。 GAL的开发软件有很多种，大体上分为两类： 一类是汇编型软件，如FM，这类软件没有简化功能，要求输入文件采纳最简与或式的规律描述方式； 另一类是编译软件，如Synario软件平台，这类软件的特点是待实现的规律电路是由设计者依据软件平台规定的图形输入文件或可编程规律设计语言编写的语言输入文件进行描述，然后软件平台对设计者的电路进行描述转换，分析，简化，模拟仿真、自动进行错误定位等。 同学自行学习GAL例题。 GAL器件仍旧存在着以下问题： 时钟必需共用； 或的乘积项最多只有8个； GAL器件的规模小，达不到在单片内集成一个数字系统的要求； 尽管GAL器件有加密的功能，但随着解密技术的进展，对于这种阵列规模小的可编程规律器件解密已不是难题。 在系统编程芯片EPM7128S是Altera公司生产的高密度、高性能CMOS可编程规律器件之一，下图是plcC封装84端子的引脚图 下图是EPM7128S器件结构图：由8个相像的规律阵列块（Logic Array Block,LAB）、一个可编程内连矩阵（PIA）和多个输入/输出掌握块(I/O Block)组成。 第 4 页 共 4 页