7DDR内存格式发展历程DDR~DDR4

一、DDRDDR=Double Data Rate 双倍速内存。严格的说 DDR应该叫DDR SDRA,人们习惯称为 DDR 部分初学者也常看到 DDRSDRAM就认为是 SDRAMDDRSDRAMU Double Data Rate SDRAM 的缩写，是双倍速率同步动态随机存储器的意思。DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAI生产体系，因此对于内存厂商而言，只需对制造普通 SDRA啲设备稍加改进，即可实现 DDR内存的生产，可有效的降低成本。SDRAMfe 一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数 据，因此称为双倍速率同步动态随机存储器。DDR内存可以在与SDRAM目同的总线频率下达到更高的数据传输率。与SDRAMf比：DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步；DDR使用了 DLL （Delay Locked Loop，延时锁定回路提供一个数据滤波信号 ） 技术，当数据有效时，存储控制器可使用这个数据滤波信号来精 确定位数据，每16次输出一次，并重新同步来自不同存储器模块的数据。DDR本质上不需要提高时钟频率就能加倍提高SDRA啲速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准 SDRA的两倍。从外形体积上DDR与 SDRAM目比差别并不大，他们具有同样的尺寸和同样的针脚距离。 但DDF为184针脚，比SDRAMS出了 16个针脚，主要包含了新的控制、时钟、电源和接地 等信号。DDR内存采用的是支持 2.5V电压的SSTL2标准，而不是SDRAM!用的3.3V电压的LVTTL标准。DDR内存的频率可以用工作频率和等效频率两种方式表示，工作频率是内存颗粒实际的工作频率，但是由于DDR内存可以在脉冲的上升和下降沿都传输数据，因此传输数据的等效频率是工作频率的两倍。二、DDR2DDR2 发明与发展：DDR2/DDR II （ Double Data Rate 2 ） SDRAI是由 JEDEC（电子设备工程联合委员会）进 行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：4bit数据读预取）。换句话说，DDR2内存每个时钟能够以 4倍外部总线的速度读 /写数据，并且能够以内部控制总线 4倍的速度运行。此外，由于DDR2标准规定所有DDR2内存均采用FBGA封装形式，而不同于目前广泛应用的TSOP/TSOP-II封装形式，FBGA封装可以提供了更为良好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了坚实的基础。回想起DDR勺发展历程，从第一代应用到个人电脑的 DDR200经过DDR266 DDR333到今天的双通道 DDR400技术，第一代 DDR勺 发展也走到了技术的极限， 已经很难通过常规办法提高内存的工作速度； 随着 Intel 最新处 理器技术的发展， 前端总线对内存带宽的要求是越来越高， 拥有更高更稳定运行频率的 DDR2 内存将是大势所趋。DDR2与 DDR勺区另U：1、延迟问题：在同等核心频率下，DDR2勺实际工作频率是 DDR勺两倍。这得益于 DDR2内存拥有两倍 于标准DDR内存的4BIT预读取能力。换句话说，虽然DDR2和DDR一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但DDR2拥有两倍于DDR勺预读取系统命令数据的能力。也就是说，在同样100MHz的工作频率下，DDR勺实际频率为200MHz而DDR2 则可以达到 400MHz。这样也就出现了另一个问题：在同等工作频率的DDR和DDR2内存中，后者的内存延时要慢于前者。举例来说，DDR200和DDR2-400具有相同的延迟，而后者具有高一倍的带宽。实际上，DDR2-400和DDR 400具有相同的带宽，它们都是 3.2GB/S，但是DDR400的核心工 作频率是200MHz而DDR2-400的核心工作频率是 100MHz也就是说 DDR2-400的延迟要高 于 DDR400。2 、封装和发热量：DDR2内存技术最大的突破点其实不在于用户们所认为的两倍于DDR勺传输能力，而是在采用更低发热量、更低功耗的情况下，DDR2可以获得更快的频率提升，突破标准DDR的400MHZ艮制。DDR 内存通常采用TSOP芯片封装形式，这种封装形式可以很好的工作在200MHz上，当频率更高时， 它过长的管脚就会产生很高的阻抗和寄生电容， 这会影响它的稳定性和频率 提升的难度。这也就是 DDR勺核心频率很难突破 275MHZ勺原因。而 DDR2内存均采用FBGA 封装形式。不同于目前广泛应用的TSOP寸装形式，FBGA寸装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。DDR2内存采用1.8V电压，相对于 DDR标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。DDR2 采用的新技术：除了以上所说的区别外，DDR2还引入了三项新的技术，它们是OCD ODT和Post CAS。1.0CD (Off-Chip Driver ):也就是所谓的离线驱动调整，DDR II通过OCD可以提高信号的完整性。 DDRII 通过调整上拉( pull-up ) / 下拉( pull-down )的电阻值使两者电压 相等。使用OCD!过减少DQ-DQS勺倾斜来提高信号的完整性；通过控制电压来提高信号品 质。2.ODT : ODT是内建核心的终结电阻器。我们知道使用DDRSDRA啲主板上面为了防止数据线终端反射信号需要大量的终结电阻。 它大大增加了主板的制造成本。 实际上， 不同的 内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率， 终结电阻小则数据线信号反射低但是信噪比也较低； 终结电阻高， 则数据线的信噪比高， 但 是信号反射也会增加。 因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自己的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用 DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDF不能比拟的。3. Post CAS :它是为了提高 DDR II 内存的利用效率而设定的。在 Post CAS 操作中， CAS言号(读写/命令)能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟(Additive Latency)后面保持有效。原来的 tRCD ( RAS到 CAS和延迟)被 AL (AdditiveLatency )所取代，AL可以在0, 1, 2, 3, 4中进行设置。由于 CAS信号放在了 RAS信号后 面一个时钟周期，因此 ACT和 CAS信号永远也不会产生碰撞冲突。三、DDR3发展早在2002年6月28 日, JEDEC就宣布开始开发 DDR3内存标准，但从目前的情况来看,DDR2才刚开始普及，DDR3标准更是连影也没见到。不过目前已经有众多厂商拿出了自己的DDR3解决方案，纷纷宣布成功开发出了DDR吶存芯片，从中我们仿佛能感觉到DDR3临近的脚步。而从已经有芯片可以生产出来这一点来看，DDR3的标准设计工作也已经接近尾声。半导体市场调查机构iSuppli预测DDR3内存将会在2008年替代DDR2成为市场上的主 流产品，iSuppli认为在那个时候DDR3勺市场份额将达到 55%不过，就具体的设计来看， DDR3与 DDR2的基础架构并没有本质的不同。从某种角度讲，DDR3是为了解决DDR2发展所面临的限制而催生的产物。DDR2与 DDR3的 区另U针对In tel新型芯片的一代内存技术(但目前主要用于显卡内存)，频率在800M以上,和DDR2相比优势如下：(1) 功耗和发热量较小：吸取了DDR2的教训，在控制成本的基础上减小了能耗和发热量，使得DDR3更易于被用户和厂家接受。(2) 工作频率更高：由于能耗降低，DDR3可实现更高的工作频率，在一定程度弥补了延迟时间较长的缺点，同时还可作为显卡的卖点之一，这在搭配DDR3显存的显卡上已有所表现。(3) 降低显卡整体成本：DDR2显存颗粒规格多为 4M X 32bit，搭配中高端显卡常用的128MB显存便需8颗。而DDR3显存规格多为8M X 32bit，单颗颗粒容量较大，4颗即可构 成128MB显存。如此一来，显卡PCB面积可减小，成本得以有效控制， 此外，颗粒数减少后，显存功耗也能进一步降低。(4) 通用性好：相对于 DDF变更到DDR2 DDR3对DDR2的兼容性更好。由于针脚、封装等关键特性不变，搭配DDR2的显示核心和公版设计的显卡稍加修改便能采用DDR31存，这对厂商降低成本大有好处。目前，DDR31存在新出的大多数中高端显卡上得到了广泛的应用。设计规模、DDR3在 DDR2基础上采用的新型设计:1. 8bit预取设计，而 DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8 ,DDR3-800的核心工作频率只有 100MHz2. 采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担。3. 采用100nm以下的生产工艺， 将工作电压从1.8V降至1.5V，增加异步重置（Reset）与 ZQ 校准功能。4. 逻辑Bank数量改变。DDR2SDRAM中有4Bank和8Bank的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因此起始的逻辑Bank就是8个，另外还为未来的16个逻辑Bank做好了准备。5. 封装方式改变。DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球FBGA封装，16bit芯片采用 96球FBGA封装，而 DDR2则有60/68/84 球FBGA封装三种规格。并且 DDR3必须是绿色封装，不能含有任何有害物质。二、DDR3与 DDR2几个主要的不同之处：1. 突发长度（ Burst Length ， BL）由于DDR3的预取为8bit ,所以突发传输周期（Burst Length , BL）也固定为8,而对 于DDR2和早期的DDF架构系统，BL=4也是常用的，DDR3为此增加了一个 4bit Burst Chop （突发突变）模式，即由一个BL=4的读取操作加上一个 BL=4的写入操作来合成一个 BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在 DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如 4bit 顺序突发）。2. 寻址时序（ Timing ）就像DDR2从 DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的 CL范围一般在25之间，而DDR3则在511之间，且附加延迟（AL）的设计 也有所变化。DDR2时AL的范围是04,而DDR3时AL有三种选项，分别是0、CL-1和CL-2。 另外，DDR3还新增加了一个时序参数一一写入延迟（CWD,这一参数将根据具体的工作频率而定。3. DDR3新增的重置（Reset）功能重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAMk界很早以前就要求增加这一功能，如今终于在DDR3实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约 电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭， 所有内部的程序装置将复位，DLL （延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。4. DDR3新增ZQ校准功能ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-Die Calibraten Engine，ODCE来自动校验数据输出驱动器导通电阻与 ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用 512 个时钟周期，在退出自刷新操作后用 256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。5. 参考电压分成两个在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的 VREFD Q这将有效地提高系统数据总线的信噪等级。6. 点对点连接（ Point-to-Point ， P2P）这是为了提高系统性能而进行的重要改动，也是DDR3与 DDR2的个关键区别。在DDR3系统中， 一个内存控制器只与一个内存通道打交道， 而且这个内存通道只能有一个插槽， 因 此，内存控制器与 DDR3内存模组之间是点对点（P2P）的关系（单物理 Bank的模组），或 者是点对双点（Point-to- two-Point ，P22P）的关系（双物理 Bank的模组），从而大大地 减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准 DIMM（台式 PC、SO-DIMM/Micro-DIMM （笔记本电脑）、 FB-DIMM2（服务器）之分， 其中第二代FB- DIMM将采用规格更高的 AMB2（高级内存缓冲器）。DDR3所采用面向64位构架的DDR3显然在频率和速度上拥有更多的优势，此外，由于的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面DDR3 也要出色得多，因此，它可能首先受到移动设备的欢迎，就像最先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升最迅速的 PC台式机领域，DDR3未来也是一片光明。目前 In tel所推出 的新芯片-熊湖（Bear Lake），其将支持DDR3规格，而AMD也预计同时在 K9平台上支持 DDR2 及DDR3两种规格。DDR4DDR4内存峰会据介绍美国JEDEC将会在不久之后启动 DDR4内存峰会，而这也标志着DDR4标准制定工作的展开。 一般认为这样的会议召开之后新产品将会在 3 年左右的时间内上市， 而这也 意味着我们将可能在 2011年的时候使用上 DDR4内存，最快也有可能会提前到2010年。JEDEC表示在7月份于美国召开的存储器大会 MEMCON07SanJos上时就考虑过DDR4内 存要尽可能得继承 DDR3内存的规格。使用 Single-endedSignaling（ 传统SE信号）信号方 式则表示64-bit存储模块技术将会得到继承。不过据说在召开此次的 DDR4峰会时，DDR4内 存不仅仅只有 Single-endedSignaling 方式，大会同时也推出了基于微分信号存储器标准的DDR4内 存。DDR4 规格因此DDR4内存将会拥有两种规格。其中使用Single-endedSignaling信号的DDR4内存其传输速率已经被确认为1.63.2Gbps ,而基于差分信号技术的DDR4内存其传输速率则将可以达到6.4Gbps。由于通过一个 DRAM实现两种接口基本上是不可能的，因此DDR4内存将会同时存在基于传统 SE信号和微分信号的两种规格产品。根据多位半导体业界相关人员的介绍，DDR4存将会是Single-endedSignaling（传统SE信号）方式DifferentialSignaling（差分信号技术）方式并存。其中 AMD公司的PhilHester 先生也对此表示了确认。 预计这两个标准将会推出不同的芯片产品， 因此在 DDR4 内存时代我们将会看到两个互不兼容的内存产品