多晶硅薄膜晶体管特性研究Word版

传播优秀Word版文档 ，希望对您有帮助，可双击去除！传播优秀Word版文档 ，希望对您有帮助，可双击去除！多晶硅薄膜晶体管特性研究摘 要多晶硅薄膜晶体管（polysilicon thin film transiston）因其高迁移率、高速高集成化、p型和n型导电模式、自对准结构以及耗电小、分辨率高等优点，近年来被广泛的应用于液晶显示器。随着器件尺寸减小至深亚微米，热载流子退化效应所致器件以及电路系统的可靠性是器件的长期失效问题。本文主要研究热载流子效应。首先，研究热载流子退化与栅极应力电压，漏极应力电压及应力时间的依赖关系。其次，漏极轻掺杂（Light Doped Drain，LDD）结构是提高多晶硅薄膜晶体管抗热载流子特性的一种有效方法，研究了LDD结构多晶硅薄膜晶体管的结构参数对器件可靠性的影响。关键词：多晶硅薄膜晶体管 热载流子效应 可靠性传播优秀Word版文档 ，希望对您有帮助，可双击去除！Study on Characteristics of polysilicon thin film transistorAbstractToday, p-Si TFTs are used broadly in display devices because of its high field effect mobility,high integration and high speed,high definition display,n channel and p channel capability,low power consumption and self-aligned structures. With the device scaling down to deep-submicrometer, the reliability of the device circuit system induced by hot carrier effect is long-term failure. Hot carrier effects is studied. Firstly,we mainly study the dependence between hot carrier degradation and gate-stress voltage,drain-stress voltage and stress time.Secondly,the structure of Light Doped Drain is an effective means to resist hot carrier effect ,the influence of parameters of LDD structures on reliability of p-Si TFT was investigated.Keywords：p-Si TFT;hot carrier effect;reliability传播优秀Word版文档 ，希望对您有帮助，可双击去除！目录摘要.IAbstract.II第一章 绪论11.1薄膜晶体管的发展11.2薄膜晶体管的结构以及工作原理21.2.1薄膜晶体管的结构.21.2.2薄膜晶体管的工作原理.31.3多晶硅薄膜晶体管的应用41.4多晶硅薄膜晶体管的热载流子效应5第二章 多晶硅薄膜晶体管的热载流子效应.62.1热载流子效应6 2.2热载流子注入栅氧化层引起的退化62.3热载流子的注入机制.72.4 提高多晶硅薄膜晶体管抗热载流子效应的措施.92.5本章小结.9第三章 多晶硅薄膜晶体管可靠性研究.103.1多晶硅薄膜晶体管可靠性与热载流子应力条件的依赖关系.10传播优秀Word版文档 ，希望对您有帮助，可双击去除！3.1.1 阈值电压变化与栅极应力电压的关系103.1.2 阈值电压变化与漏极应力电压的关系.113.1.3 阈值电压变化与应力时间的关系.123.2 LDD多晶硅薄膜晶体管.123.3 LDD多晶硅薄膜晶体管对热载流子效应的改善.133.4 LDD多晶硅薄膜晶体管的结构参数对可靠性的影响.143.4.1 LDD区注入能量对器件的影响.143.4.2 LDD区掺杂浓度对横向电场的影响.153.4.3 LDD区掺杂浓度对驱动性能的影响.163.5 LDD结构多晶硅薄膜晶体管热载流子退化的简单模型.173.6本章小结.19结语.20参考文献.21致谢.22传播优秀Word版文档 ，希望对您有帮助，可双击去除！第一章 绪论1.1薄膜晶体管的发展人类对薄膜晶体管（thin film transiston: TFT）的研究工作已经有很长的历史。1925年，Julius Edger Lilienfeld首次提出结型场效应晶体管（FET）的基本定律，从此开辟了对固态放大器的研究。1933年，Lilienfeld又将绝缘栅结构引入场效应晶体管（后来被称为MISFET）。1962年，Weimer用多晶CaS薄膜做成薄膜晶体管（TFT）；随后，又出现了用CdSe、InSb、Ge等半导体材料做成的TFT器件。二十世纪六十年代，基于低费用、大阵列显示的实际需求，TFT的研究广为兴起。1973年，Brody等人首次研制出有源矩阵液晶显示（AMLCD），并用CdSe 、TFT作为开关单元。随着多晶硅掺杂工艺的发展，1979年LeComber、Spear和Ghaith用a-Si:H做有源层，做成如图1-1所示的TFT器件1。后来许多实验室都进行了将AMLCD以玻璃为衬底的研究。二十世纪八十年代，硅基TFT在AMLCD中有着极重要的地位，所做成的产品占据了市场绝大部分份额。1986年Tsumura等人首次用聚噻吩为半导体材料制备了有机薄膜晶体管（OTFT），OTFT技术从此开始得到发展。九十年代，以有机半导体材料作为活性层成为新的研究热点。由于在造工艺和成本上的优势，OTFT被认为将来极可能应用在LCD、OLED的驱动中。近年来，OTFT的研究取得了突破性的进展。1996年，飞利浦公司采用多层薄膜叠合法制作了一块15微克变成码发生器（PCG）；即使当薄膜严重扭曲，仍能正常工作。1998年，IBM2公司用一种新型的具有更高的介电常数（17.3）的无定型金属氧化物锆酸钡作为并五苯有机薄膜晶体管的栅绝缘层，使该器件的驱动电压降低了4V，迁移率达到0.38cm2v-1s-1。1999年，Bell实验室3的Katz和他的研究小组制得了在室温下空气中能稳定存在的噻吩薄膜，并使器件的迁移率达到0.1cm2v-1s-1。Bell实验室用并五苯单晶制得了一种双极型有机薄膜晶体管,该器件对电子和空穴的迁移率分别达到2.7cm2v-1s-1和1.7cm2v-1s-1，这向有机集成电路的实际应用迈出了重要的一步。最近几年，随着透明氧化物研究的深入，以ZnO、ZIO等半导体材料作为活性层制作薄膜晶体管，因性能改进显著也吸引了越来越多的兴趣。器件制备工艺很广泛，比如：MBE、CVD、PLD等均有研究。ZnO-TFT技术也取得了突破性进展。2003年，Nomura等人使用单晶InGaO3(ZnO)5获得了迁移率为80cm2v-1s-1的TFT器件。美国杜邦公司采用真空蒸镀和掩膜挡板技术在聚酰亚铵柔性衬底上开发了ZnO-TFT，电子迁移率为50cm2v-1s-1。这是在聚酰亚铵柔性衬底上首次研制成功了高迁移率的ZnO-TFT，这预示着在氧化物TFT领域新竞争的开始。2005年，Chiang H.Q传播优秀Word版文档 ，希望对您有帮助，可双击去除！4等人利用ZIO作为活性层制得开关比107的薄膜晶体管。2006年，ChengH.C5等人利用CBD方法制得开关比为105、迁移率0.248cm2v-1s-1的TFT，这也显示出实际应用的可能。图1-1 薄膜晶体管剖面图1.2薄膜晶体管的结构以及工作原理1.2.1薄膜晶体管的结构薄膜晶体管主要是有源极、漏极、栅极、有源层、栅绝缘层及其管体构成，其中有源层和栅绝缘层是决定薄膜晶体管性能的两个关键层。根据有源层的材料不同，可以将薄膜晶体管分为单晶硅薄膜晶体管（c-Si TFT）、非晶硅薄膜晶体管（a-Si TFT）、多晶硅薄膜晶体管（p-Si TFT）、有机薄膜晶体管（OTFT）和氧化锌薄膜晶体管（ZnO TFT）。目前被广泛研究的TFT结构一般可以分为两类6：正交叠（Normal Staggered）又称为顶栅结构如图1-2；反交叠（Inverted Staggered）也称为底栅结构如图1-3。图1-2顶栅结构的p- Si TFT 的剖面图图1-3底栅结构的p- Si TFT 的剖面图根据欧姆接触层的掺杂类型不同，又可将薄膜晶体管分为n型和p型。n型TFT欧姆接触层掺入的是五价元素如磷，而p型TFT欧姆接触层掺入的是三价元素如硼。在实际制备多晶硅薄膜晶体管时为了提高其性能人们设计了不同的p-Si TFT结构：传播优秀Word版文档 ，希望对您有帮助，可双击去除！双栅结构：采用双栅结构的p- Si TFT 因为沟道长度比采用单栅结构的要长, 关态电流明显的减少。但其TFT 所占的体积比较大, 影响开关率, 主要应用在a- Si TFT LCD 中。Offset结构7：图1-4是利用半导体的侧蚀技术制备的Offset结构多晶硅薄膜晶体管的剖面图，可以看到源、漏极区和栅极有一个明显的偏移量Lox。因为偏移区Lox没有掺杂，阻抗较高，大大减少了TFT关态电流，对于提高器件的开关比有很大的帮助。但是，Lox大小要适中，不能太大，而且制作比较困难。图1-4Offset结构薄膜晶体管典型剖面图补偿栅结构8：图1-5是利用补偿栅结构制作的p-Si TFT, 能够解决在Offset 结构中因采用自对准工艺而引起的左右 Lox不等的问题。在刻蚀过程中因为有补偿栅的保护, 其左右Lox误差明显减少, 关态电流最小可达 410-10A。图1-5补偿栅结构薄膜晶体管典型剖面图LDD（lightly doped drain）结构9：与普通的结构相比，LDD结构（图1-6）在p-Si沟道与源、漏极间增加了一段轻掺杂区n-区。通过轻掺杂区，改善了沟道中靠近漏极附近的电场分布，降低了横向电场的峰值，从而提高了器件抗热载流子的能力。但是，LDD结构也引入了寄生电阻效应。目前这一结构在多晶硅薄膜晶体管中得到了很好的应用。图1-6LDD结构薄膜晶体管典型剖面图 传播优秀Word版文档 ，希望对您有帮助，可双击去除！1.2.2薄膜晶体管的工作原理薄膜晶体管是一种绝缘栅场效应晶体管。它的工作状态可以利用Weimer表征的单晶硅MOSFET工作原理来描述10。以n沟MOSFET为例物理结构如图1-7所示。图1-7 MOSFET结构图当栅极施以正电压时，栅压在栅绝缘层中产生电场，电力线由栅电极指向半导体表面，并在表面处产生感应电荷。随着栅电压的增加，半导体表面将由耗尽层转变为电子积累层，形成反型层。当达到强反型时（即达到开启电压时），源、漏间加上电压就会有载流子通过沟道。当源漏电压很小时，导电沟道近似为一恒定电阻，漏电流随源漏电压增加而线性增大。当源漏电压很大时，它会对栅电压产生影响，使得栅绝缘层中电场由源端到漏端逐渐减弱，半导体表面反型层中电子由源端到漏端逐渐减小，沟道电阻随着源漏电压增大而增加。漏电流增加变得缓慢，对应线性区向饱和区过渡。当源漏电压增到一定程度，漏端反型层厚度减为零，电压在增加，器件进入饱和区。在实际LCD生产中，主要利用a-Si：H TFT的开态（大于开启电压）对像素电容快速充电，利用关态来保持像素电容的电压，从而实现快速响应和良好存储的统一。1.3多晶硅薄膜晶体管的应用非晶硅薄膜晶体管以a-Si为半导体活性层。器件活性层中通常含有大量的悬挂键载流子的迁移率很低一般小于1cm2v-1s-1，通常进行氢处理以提高迁移率。非晶硅薄膜晶体管制作温度低，可用玻璃为基底，并具有大面积均匀性、能实现大面积彩色显示、具有大容量、高像质显示性能，但光敏退化性严重需要加掩膜层。相对于非晶硅薄膜晶体管，多晶硅薄膜晶体管具有较高的迁移率、响应速度较快、易高度集成化、具有P/N 型导电模式、自对准结构、省电、抗光干扰能力强、分辨率高、可以制作集成化驱动电路等优点，更加适合于大容量的高频显示，尺寸可以做得更小，有利于提高成品率和降低生产成本，而且P/N型导电模式可以实现LCD、OLED的驱动等优点。因此其应用领域十分广泛，如有源矩阵液晶显示器、静态随机存取存储器、高速打印机、高压薄膜晶体管传播优秀Word版文档 ，希望对您有帮助，可双击去除！、传真机、三维集成电路等。目前多晶硅TFT主要应用在小尺寸显示器件上，如头戴式显示器、液晶光阀等, 大尺寸显示器主要还是LCD和PDP。但随着LCD和OLED产业的发展，人们要求显示设备轻且具有高清晰度高品质的画面，对系统的集成化程度的要求也越来越高，但非晶硅TFT已经不能满足其发展的需求。随着多晶硅TFT研究的深入，制备工艺的不断改善，晶化方法11不断提出，有望在玻璃底板上实现对驱动电路、控制电路、存储电路及端口电路等的集成，从而可以大大减轻面板的重量、提高成品率、降低成本。1.4多晶硅薄膜晶体管的热载流子效应在现代亚微米和深亚微米集成电路中，热载流子注入效应是多晶硅薄膜晶体管的一个重要失效机理。在器件尺寸等比缩小的同时，器件工作电压并未能等比例减小，这就导致沟道区的横向和纵向电场显著增加。当热载流子在大于104V/cm的高电场下运动时，它从电场获得的能量大于散射过程中与晶格原子碰撞损失的能量，因而载流子的温度会超过晶格温度，这样的载流子叫做热载流子。热载流子退化效应所导致器件以及电路系统的可靠性是器件的长期失效问题，它是一种积累过程。随着集成电路技术向深亚微米方向的发展，器件内的热载流子退化效应所带来的氧化层或沟道表面的损伤尺度占沟道总尺度的比例也迅速增加，所引起的器件参数或特性的变化量也明显变大，因此热载流子效应引起的器件的可靠性已成为必须考虑的因素。不仅如此，热载流子效应纳入器件设计过程成为器件设计规则之一，已是必然的趋势，这也是目前器件物理研究领域中形成的器件内热载流子效应研究比较热的原因所在。对热载流子效应的研究中，主要关心的问题是热载流子效应引起的器件特性，如阈值电压特性、跨导以及线性区和饱和区漏电流等量的变化，并由此估计热载流子效应带来的器件寿命问题。热载流子效应的研究动力是寻求能削弱热载流子效应的新型器件结构，对现有器件结构通过设计新的工艺或进行工艺优化，改进器件几何结构和掺杂剖面，实现对器件系统的热载流子效应的加固，以保证系统的长期可靠性。本文的研究有利于加深对热载流子效应的理解，并分析了一些器件参数对热载流子退化的影响，以希望能对器件设计和制作有帮助。传播优秀Word版文档 ，希望对您有帮助，可双击去除！第二章 多晶硅薄膜晶体管热载流子效应在现代亚微米和深亚微米集成电路中，热载流子注入效应是多晶硅薄膜晶体管的一个重要失效机理。因此对热载流子效应的形成以及热载流子的注入机制的研究是不可忽略的。2.1 热载流子效应多晶硅薄膜晶体管在所加的漏极电压形成的高电场作用下，沟道中的载流子从源向漏方向加速运动。在达到栅极边缘之前，部分“幸运”载流子能获得足以克服Si-SiO2界面势垒的能量，热电子会注入到栅下的SiO2层中去。某些热载流子与硅原子发生碰撞电离，产生电子穴对，进而产生雪崩热载流子，使沟道电流倍增。其中一部分“幸运”载流子注入到栅氧化层中后，会以其能量打开Si-O，Si-H，甚至Si-Si键，在Si-SiO2界面产生受主型界面态12，或被栅氧化层中的陷阱所俘获而形成陷阱电荷。另一方面，与单晶硅不同，多晶硅层由大量小晶粒组成，每一个晶粒都可以看作一块小单晶体，它们各自具有不同的晶向，彼此由晶界连接。晶界是晶粒间的过渡区，结构复杂，其厚度通常为几个原子层。由于晶粒的取向不同，因此晶粒之间存在不完全键合且无规则排列的原子，产生大量的悬挂键，形成可成为陷阱的局域性连续型及离散型带隙能态。由于晶界中这些大量的悬挂键和缺陷态，形成了高密度陷阱。晶粒间的杂质电离产生的载流子首先被陷阱态俘获，减少了参与导电的自由载流子的数目。陷阱在俘获载流子之前是电中性的，但是在俘获载流子之后就带电了,在其周围形成一个多子势垒区，阻挡载流子从一个晶粒向另一个晶粒运动，导致载流子迁移率下降。热载流子产生的界面态和陷阱电荷都会引起器件局部电场的变化，从而导致器件特性如阈值电压、跨导和漏电流等的退化，最终引起器件以及器件所在电路的功能失效。这就是热载流子效应。2.2热载流子注入栅氧层引起的退化当热载流子具有越过Si-SiO2界面势垒能量，到达Si-SiO2界面就可能出现3种情况：传播优秀Word版文档 ，希望对您有帮助，可双击去除！（1）部分载流子穿过SiO2层形成栅电流；（2）部分载流子注入到SiO2，并被陷阱俘获形成陷阱电荷；（3）另一部分载流子在陷落以前，以其能量打开处于界面上的Si-O、Si-H等键，产生受主型界面态。其中（2）（3）两个过程，最后都会导致界面(或等效的)电荷随注入时间而积累。电荷积累将在沟道区形成阻碍载流子运动的势垒。同时，界面电荷也会增强界面附近电子的库仑散射，使迁移率降低。因此，经过一段时间的积累，会使器件性能退化。器件的退化区主要位于漏结附近，但随应力时间的增加退化区逐渐向源区伸展。器件性能退化主要表现为阐值电压Vth、跨导Gm、电流Id、亚阈值斜率S等参数的退化，产生器件的长期可靠性问题。然而由于热载流子引起的氧化层退化是集中在某些区域，这些区域的没有办法精确确定，所以，对这些分析的解释是非常复杂且很难证实的。2.3热载流子的注入机制目前提出的关于热载流子注入栅氧化层的注入机理有六种，包括三种在漏极附近的局部区域进行的注入：（1）沟道热电子注入（Channel Hot-Electron injection）、（2）漏极雪崩热载流子注入（Drain Avalanche Hot-electron injection）、（3）二次产生热电子注入（Secondary Generation Hot-electron injection），以及三种向整个沟道平面的注入：（4）衬底热电子注入（Substrate Hot-electron injection）、（5）F-N隧道注入（Fowler-Nordheim Tunneling injection）、（6）直接隧穿注入（Direct Tunneling injection）。对于多晶硅薄膜晶体管，工作区域主要是在一层薄薄的有源层内，下面是隐埋层，主要考虑一下两种注入机制带来的影响。1、沟道热电子注入当多晶硅薄膜晶体管沟道表面反型，载流子就会在漏极电压作用下，从源极向漏极加速运动。在到达漏极边缘之前，部分载流子（主要是电子）能够获得足够的能量以翻越Si-SiO2界面势垒而注入到栅氧层中，这种电子就称为沟道热电子，简写成CHE。沟道热电子即是从沟道逃离出来的向栅氧层运动的“幸运电子”。沟道热电子能导致栅氧层或是Si-SiO2界面发生明显退化，并伴有栅极电流产生。在高的Vds的情况下，漏区附近的横向电场使电子加速，热载流子效应会更明显。多晶硅薄膜晶体管中主要的沟道热载流子效应的微观机理13： 第一，沟道方向电场使导电载流子加速，并获得高能量，它们在强栅场作用下越过Si-SiO2势垒。一般漏区附近沟道电场最大，故注入发生在该区域。传播优秀Word版文档 ，希望对您有帮助，可双击去除！第二，当沟道夹断，漏区附近较窄的耗尽区电压降很大，横向电场足以使得从沟道注入到该区域的部分高能量载流子在漏区附近与晶格碰撞，产生电子空穴对，具有能克服Si-SiO2界面势垒能量的电子将注入到栅氧化层中。注入到SiO2层的热电子，一部分由栅极流出成为栅电流Ig，剩下的一部分被SiO2中的电子陷阱俘获，还有一部分到达Si-SiO2界面并形成界面陷阱。2、漏极雪崩热载流子注入还有一部分热载流子是晶体管在饱和态工作时，在夹断区域与晶格原子碰撞，通过碰撞电离，产生电子-空穴对，载流子（主要是通过碰撞电离产生的）的产生主要集中在沟道中的漏区附近。因此，碰撞电离过程在夹断区形成了由电离产生的电子和空穴组成的雪崩等离子体。雪崩等离子体中的大部分电子被漏区吸收，但还有一部分电子和空穴能够获得足够的能量或者是在纵向电场的作用下克服Si-SiO2界面势垒注入到栅氧化层中。这种热载流子就是漏极雪崩热载流子，简写成DAHC。此外，二次热电子注入是在VgsVds条件下，有少数载流子的二次碰撞电离或是轫致辐射引起的，这一点和漏极雪崩热载流子有类似之处。二次热电子注入很少引起器件的退化，但是，随着器件特征尺寸进入深亚微米，这一现象也是越来越明显。图2-1栅电流随栅压的变化图2-1是栅极电流随栅压的变化曲线图。从图中可见，在低栅极偏置电压下，器件漏区电场比较高，靠近漏区氧化层中的电场禁止电子注入到栅极，因而低栅极偏置电压下栅极电流比较小；但是，由于漏区高电场的作用，碰撞电离产生的电子-空穴对相对比较多，这部分载流子具有较高的能量，能注入到栅氧化层中，形成栅极电流。因为栅极电流是由准弹性散射注入到栅氧中的电子被栅极收集形成的，早期的有关热载流子可靠性的研究把栅极电流大小作为退化级别的主要指数。然而栅极电流只是那些能够克服氧化层中的镜像势阱并且到达栅极的电子。而实际上，进入栅氧的电子，大部分会被栅氧化层中的电荷陷阱俘获或是产生界面态，只是很少部分的电子能够被栅极收集形成栅极电流传播优秀Word版文档 ，希望对您有帮助，可双击去除！。 2.4 提高多晶硅薄膜晶体管抗热载流子效应的措施从器件结构和工艺的角度，抑制热载流子退化效应主要从以下两个方面14-15进行考虑：1由于热载流子的产生根源在于漏端附近的强电场，故可采用“漏极工程”（Drain engineering）。利用双扩散漏（Double Diffused Drain,DDD）或轻掺杂漏（Lightly Doped Drain,LDD）等降低电场的器件结构可以减小强电场引发的器件可靠性问题。漏极工程指通过调节漏端的掺杂分布来降低漏附近的高电场。经常采用的方法漏极轻掺杂（LDD）技术，其主要特点在于沟道末端和原有漏区之间引入了轻掺杂漏区（n-）。LDD结构降低了沟道与源（漏）区结合部位的浓度梯度。事实上，LDD区域起着浓度缓冲的作用。重要的是，LDD区域的存在，显著地降低了沟道与源（漏）区结合部位的电场强度，并将场强的峰值位置移向沟道末端，从而抑制热载流子的横向迁移，抑制了热载流子效应对栅氧层的侵害。同时，因n-区为浅结，也起到降低短沟道效应的效果。2采用掺F，Cl的手段，提高栅氧化层的质量，避免或减小界面态和氧化层陷阱的产生。由于Si-H键断裂产生的Si悬挂键是产生的主要的界面态。在半导体表面暴露于氢气的高温处理过程中，部分Si-Si键和Si-O键被打断，Si或O原子被H原子代替。故为提高氧化层的抗热流子性能，应使氧化在尽可能干燥的气氛中进行，且在氢气氛中的退火温度不应超400。对栅氧化层的加固，可通过在氧化气氛中加入少量F、Cl或在栅中注入该类元素，并外扩散到栅氧化层中。其机理在于其降低了SiO2结构的机械应力，使其产生界面态几率降低。另一方面，F原子还可把O原子向界面的方向排挤，而提高界面质量。近来有研究表明，在N2O气氛中对栅氧化层进行氮化可加固Si-SiO2界面，减少热载流子的注入。原因一方面在于氮化降低了界面机械应力；另一方面，由于形成了SiOxNy，使得更为坚固的Si-N键代替了Si-O键。传播优秀Word版文档 ，希望对您有帮助，可双击去除！2.5本章小结我们知道，热载流子是高电场下电荷输运的产物，其中沟道热电子注入和漏极雪崩热载流子注入是主要的注入机制。同时，在工作电压确定，我们可采用“漏极工程”来抑制热载流子效应。第三章 多晶硅薄膜晶体管可靠性研究多晶硅薄膜晶体管热载流子退化效应主要表现在阈值电压漂移、跨导和漏电流降低等的退化。本章主要研究多晶硅薄膜晶体管可靠性与热载流子应力条件的依赖关系，即不同的应力条件下所显示的阈值电压等器件特性的变化以及LDD结构对多晶硅薄膜晶体管可靠性的影响。3.1 多晶硅薄膜晶体管可靠性与热载流子应力条件的依赖关系热载流子注入效应对器件退化的影响可通过阈值电压漂移的变化来表征。图3-1反映了不同的应力条件下，阈值电压的变化情况。图3-1不同的应力条件下，阈值电压的变化从图3-1可以看出阈值电压的变化与栅极应力电压、漏极应力电压以及应力时间都有关系。当栅极应力电压、漏极应力电压改变时，Vth-stress time的直线斜率会发生改变。下面我们依次分析阈值电压的变化与三者的关系。3.1.1 阈值电压变化与栅极应力电压（Vg-stress）的关系图3-2给出了Vth的退化率与Vg-stress的依赖关系。从图上可以看出，随着Vg-stress的增大传播优秀Word版文档 ，希望对您有帮助，可双击去除！，Vth的退化率并不是单调递增的，而是先增加后减小，在Vg-stress=11V附近达到最大值。 图3-2 HC应力条件下，Vth的退化率与Vg-stress的依赖关系这种现象主要与热载流子的产生机制有关：因为热载流子的产生是由于载流子在大电场下的碰撞离化造成的，而碰撞离化不仅与载流子浓度有关，而且和电场的大小也有依赖关系。当Vg-stressVth后，多晶硅TFT工作在饱和区，夹断区的电子数目很少，形成一个高阻区。所以，虽然载流子浓度足够大了，但是横向电场却随着Vg-stress的增加而减小，削弱了热载流子的产生。因此在Vg-stress略大于Vth时，热载流子退化最为严重。由此可以判断，该多晶硅薄膜晶体管的阈值电压大致在11V左右。3.1.2 阈值电压变化与漏极应力电压（Vd-stress）的关系图3-3为应力100s后Vth的退化率与Vd-stress的依赖关系。从图中可以看到，Vth的退化率随着Vd-stress的增加而单调递增，并且一开始增长得较慢，直到Vd-stress达到26V后开始迅速增加。传播优秀Word版文档 ，希望对您有帮助，可双击去除！图3-3 HC应力条件下，Vth的退化率与Vd-stress的依赖关系这说明热载流子退化在Vd-stress较高时对Vd-stress的影响非常敏感，而这种影响关系可能与由Vd-stress调制的漏极电场有依赖关系。随着漏极电场的增大，沟道中碰撞离化产生热载流子的的数量明显增大，电子注入到栅氧层中的数量增大了。因此可以推断出，由于电子注入产生受主形界面态数量随之增大，从而造成器件退化。3.1.3阈值电压变化与应力时间（t-stress）的关系图3-4为加完应力后Vth的变化与应力时间（t-stress）的依赖关系。从图中可以看出，应力时间越长，阈值电压的退化越大，则器件的退化越严重。图3-4 阈值电压漂移曲线图这说明应力时间越长，热载流子注入到栅氧层在Si-SiO2界面处产生的受主型界面陷阱越多，使器件的阈值电压Vth越来越大。这是因为热载流子注入会形成陷阱电荷并产生受主型界面态，而这两个过程都会导致界面电荷随注入时间而积累在沟道区阻碍载流子运动，同时还会使迁移率降低，从而导致器件退化。对于多晶硅薄膜晶体管，阈值电压漂移有以下公式：Vthtm16 ，m0.180.25 （3.1）3.2 LDD多晶硅薄膜晶体管热载流子对于多晶硅薄膜晶体管来讲是固有存在的，且随着器件尺寸缩小变的更为严重。减小热载流子对器件的损伤对尺寸进一步缩小的器件可靠性工作很重要。热载流子的阻挡结构有两种：第一种就是减小热载流子总数的器件结构；第二种就是通过改进结构、材料、工艺和电路，以减小已存在的热载流子的影响。相对于普通结构的多晶硅薄膜晶体管而言，LDD（Lightly Doped Drain）结构，如图3-5所示，就是在poly-Si层中，把一个窄的、自对准的传播优秀Word版文档 ，希望对您有帮助，可双击去除！n-区加到沟道与n+区源漏扩散区之间。通过这一段轻掺杂区，把夹断区的高电场转移到n-区，改善了沟道中靠近漏极附近的电场分布，降低了横向电场的峰值，从而提高了器件抗热载流子的能力。图3-5 LDD结构多晶硅TFT3.3 LDD多晶硅薄膜晶体管对热载流子效应的改善当器件的特征尺寸减小时，横向电场增大，器件工作在饱和区，在高场区的电子获得足够的能量成为高能粒子。这些高能粒子，尤其是在漏端峰值电场附近的高能粒子也会通过碰撞离化产生电子空穴对，其中一部分“幸运”电子越过Si-SiO2势垒注入到栅氧层中，在栅氧层中产生大量的界面态，从而对器件造成损伤。因此减小横向电场的峰值，能很好的改善器件热载流子效应带来的器件的可靠性问题。下面通过常规多晶硅薄膜晶体管和LDD多晶硅薄膜晶体管的横向电场EX这一参量的比较，来说明LDD结构对热载流子效应的改善。图3-6为常规多晶硅TFT和LDD结构的多晶硅TFT的横向电场的分布图。图3-6常规器件沟道横向电场与LDD器件沟道横向电场比较从图中可以看出，在相同偏置电压下，LDD多晶硅TFT器件的横向电场EX明显小于常规结构的多晶硅TFT，由此可以知道，LDD多晶硅TFT器件的热载流子数量和界面态产生率肯定低于常规结构的多晶硅TFT器件。这就是“漏工程”引入的优点所在。传播优秀Word版文档 ，希望对您有帮助，可双击去除！除此之外我们还可以看到，两种结构的峰值位置也有所不同，LDD多晶硅TFT器件的各参量峰值位于轻掺杂n-区，而常规器件的各参量峰值则向沟道发生了漂移，主要位于栅极下靠近漏区附近。由此也可以知道，对于LDD结构，热载流子注入主要发生在漏极轻掺杂区，在该处产生界面态，器件退化也主要是在这个区域；而对于常规器件，界面态主要产生于漏区附近，器件退化也是主要发生在此。3.4 LDD多晶硅薄膜晶体管的结构参数对可靠性的影响多晶硅薄膜晶体管引入LDD扩展区结构可以很好的降低器件的热载流子效应，增加器件的可靠性。改变LDD的结构参数，研究这些参数的变化对器件性能以及热载流子可靠性是否会有改善。3.4.1 LDD区注入能量对器件的影响图3-7为LDD区的注入能量和器件性能之间的关系，3-7（a）表示驱动电流Ion与注入能量的关系，图3-7（b）表示关断电流Ioff与注入能量的关系, 图3-7（c）表示动态输出电阻Rout与注入能量的关系。 （a）注入能量与驱动电流Ion的关系 （b）注入能量与关断电流Ioff的关系（c）注入能量与动态电阻Rout的关系图3-7 LDD区的注入能量和器件性能的关系曲线图传播优秀Word版文档 ，希望对您有帮助，可双击去除！由于轻掺杂是为了降低表面电场峰值，因此浅注入是必须的。此外，从图3-7还可以看出，当注入能量超过40keV时，驱动电流呈迅速下降之势，动态输出电阻呈迅速上升之势。从这两点考虑, 注入能量最好在40keV以内。另一方面，从关断电流考虑, 尽管图中呈现出一个明显的峰值, 但实际相对差别却很小。对能量分别为10keV和30keV的情况，后者相对于前者仅有3%的差别。因此可以认为，当注入能量较小的时候， 泄漏电流几乎不随能量的改变而改变。由于两个电流在能量变化过程中均出现了一个峰值，可以看出：当保持电压不变时，器件驱动电流和泄漏电流的大小取决于电子流动的路径是否通畅。对于LDD多晶硅薄膜晶体管，根据制造工艺的不同，都有这样的曲线。而图3-7反映的器件是当能量约在30keV附近时，电子通路的宽度和长度都达到比较好的状态，因而取得了最大值。注入的能量越大，有源层内电子数量会越多，越多的电子会越过有源层表面往下运动，使器件性能变差。图3-8反映了轻掺杂源漏的注入能量对器件表面电场的影响。从图中可以看出随着注入能量的增加，场强峰值减小。图3-8 轻掺杂源漏注入能量与场强峰值之间的关系由于随着能量的增加，注入的杂质分布到了一个更广的空间，但同时注入杂质的剂量却保持不变，这就使得轻掺杂区域内电子的浓度降低，从而使场强减小。虽然能量的增加使横向扩散加剧，进而使有效沟道长度有稍微的减小，但这不足以改变场强减小的趋势。3.4.2 LDD区掺杂浓度对横向电场的影响图3-9为不同的LDD区掺杂浓度下，对多晶硅薄膜晶体管器件性能进行研究，分析器件的横向电场随掺杂浓度的变化。表3-1是横向电场的峰值和分布区域的分析。 传播优秀Word版文档 ，希望对您有帮助，可双击去除！图3-9横向电场随掺杂浓度的变化表3-1 LDD器件扩展区掺杂浓度不同时沟道中横向电场的峰值和分布区域掺杂浓度（面密度cm-2）峰值位置坐标（m）峰值（V/ cm）5101111012 51012 710122.212.092.012.013.041052.831054.0410-54.17105由图3-13和表3-1可以看出，器件在相同的偏置电压下，随着掺杂浓度从51011cm-2增大到71012cm-2，沟道中漏端附近的横向电场峰值先减小，然后增加。除此之外，扩展区掺杂浓度不同，沟道中横向电场峰值分布区域也不同。随着掺杂浓度的增加，上述各参量峰值向着x减小的方向移动，即向着沟道的方向移动，尤其是掺杂浓度分别为11012cm-2和51012cm-2 时表现尤为明显。当掺杂浓度较低时，峰值主要位于源漏扩展区上面的侧墙下；当掺杂浓度较高时，峰值区域漂移到栅电极下的栅漏交叠区。由此可以得知，随着LDD区掺杂浓度的增加，电子注入栅氧产生界面态的区域发生了变化，即应力后热载流子退化的区域也将发生漂移。对于较低掺杂浓度，热载流子退化的区域主要位于栅电极外的侧墙下，而当掺杂浓度较高时，退化区域主要位于栅电极下靠近栅漏交叠区的位置。由于栅氧化层侧墙的质量要比栅氧层差，所以，低掺杂浓度时器件的抗热载流子能力应该比高掺杂浓度差。3.4.3 LDD区掺杂浓度对驱动性能的影响从图3-10（a）可以看出，增大掺杂浓度对于提高电流驱动能力确实很有好处，但在浓度达到约1传播优秀Word版文档 ，希望对您有帮助，可双击去除！1013cm-2以后，驱动电流的增加就显得困难了。从图3-10（a）、（b）可以看出，随着浓度的增加，关断电流Ioff与驱动电流Ion同步增加，它们有几乎相同的曲线。从图3-10（c）可以看出，动态输出电阻Rout呈现出下降趋势。 (a) 掺杂浓度与驱动电流Ion的关系 (b) 掺杂浓度与关断电流Ioff的关系（c）掺杂浓度与动态输出电阻Rout的关系图3-10 掺杂浓度与器件性能的关系曲线图在相同的偏置电压下，动态输出电阻减小，器件驱动电流增加，这说明提高LDD区掺杂浓度，不仅器件的抗热载流子性能增强，而且器件的工作性能也得到了很大的改善。而驱动电流的增加与关态电流也同时增加相矛盾，我们必须综合考虑找到最佳点。当然，根据不同的需要，我们可以通过调节掺杂浓度来改善器件的性能。3.5 LDD结构多晶硅薄膜晶体管热载流子退化的简单模型对LDD结构的多晶硅薄膜晶体管，源漏串联电阻RS、RD，其中最显著的是LDD区的电阻，造成了器件端口偏压的下降，Ids有明显的衰减，IV曲线形状与常规器件相比有很大差异，这两部分串联电阻同时也对器件的频率特性有很大的影响。由于器件采用对称结构，故认为栅源和栅漏串联电阻近似相等，下面分析它们的组成结构。传播优秀Word版文档 ，希望对您有帮助，可双击去除！对于常规器件结构，源、漏串联电阻由几部分组成: （3.2）其中RS和RD反映了电极到沟道的串联电阻，RCH反映了沟道中的电阻。在LDD结构中，由于轻掺杂区掺杂浓度较低，引入了串联寄生电阻效应；因为产生的界面态对器件的载流子分布区域产生一定的影响，因此器件的漏区要分为两个部分考虑，轻掺杂区和重掺杂区，如图3-16所示。因此漏区总电阻R应该是LDD区电阻Rn-和源漏区电阻Rn+之和。由于应力前后对电阻Rn+没有影响，因此，这里只讨论电阻Rn-的变化。图3-11寄生电阻示意图应力前扩展区的电阻可近似为： （3.3）则电阻为： （3.4）式中n-是载流子的有效迁移率，Ln-是轻掺杂区的长度，W轻掺杂区的宽度，Nn-是LDD区的掺杂浓度，Qn-是LDD区有效电荷密度。当器件施加电压应力后，产生的热载流子注入到栅氧化层中，会产生受主型界面态，这些界面态的存在会引起热载流子分布发生了变化，此时电阻为： （3.5）式中Nit为产生不的受主型界面态的密度。从面的式子可以看出，当器件在电压应力作用下产生了界面态Nit，使电阻Rn-f增加，界面态密度越大，寄生电阻越大，器件的漏电流越小，跨导越大，性能退化越大。另一方面，在相同的界面态密度下，掺杂度越高，即传播优秀Word版文档 ，希望对您有帮助，可双击去除！Qn-越大，寄生电阻值Rn-f越小，器件的漏电流越大，跨导越小，器件的性能得到提高。这与前面分析的结果一致。3.6本章小结本文主要研究了多晶硅薄膜晶体管可靠性与热载流子应力条件的依赖关系以及LDD结构多晶硅薄膜晶体管器件结构参数变化对热载流子效应的影响。以阈值电压变化为例，显示阈值电压变化与栅极应力电压、漏极应力电压、应力时间之间存在依赖关系。对于LDD结构多晶硅薄膜晶体管，当LDD区的注入能量在某值附近时，电子通路的宽度和长度都达到比较好的状态，因而取得了最大值；LDD区的注入能量的增加使横向扩散加剧，进而使有效沟道长度有稍微的减小，却不足以改变场强减小的趋势。另外，还研究了扩展区的掺杂浓度对横向电场和器件的影响。低掺杂浓度时器件的抗热载流子能力比高掺杂浓度差。传播优秀Word版文档 ，希望对您有帮助，可双击去除！结 语随着器件尺寸减小至深亚微米，多晶硅薄膜晶体管漏区附件的电场越来越高，当电场大于104V/cm时，器件的热载流子退化就会随着增加，降低了器件的可靠性。本文着重研究多晶硅薄膜晶体管的热载流子效应及可靠性：1、热载流子的注入栅氧化层的退化以及热载流子的注入机制，研究了热载流子退化与栅极应力电压、漏极应力电压、应力时间的关系。2、对LDD结构的多晶硅薄膜晶体管，轻掺杂源漏的注入能量的增加使横向扩散加剧，进而使有效沟道长度有稍微的减小，却不足以改变场强减小的趋势；其次，提高LDD区的掺杂浓度，由于器件退化的区域发生了漂移，器件对热载流子损伤的敏感程度反而降低了。传播优秀Word版文档 ，希望对您有帮助，可双击去除！参考文献1 Fortunato E,Barquinha P,Pimental A.ect.Recent advances in ZnO transparent thin film transitor J.Thin Solid Film ,2005,487:205-2112Katz H E ,Lovinger A J,Johnson J.A soluble and air-stable organic semiconductor with high electron mobilityJ.Nature,2000,404:478-4813闻获江,万影,陈刚.具有共轭结构的导电聚合物及其应用J.物理,2000,29(1):28-324Chiang H.Q,Wager J.F,Hoffman R.L.etc.High mbility transoarent thin-film transistors with amorphous zinc tin oxide channel ayerJ. Appl.Phys.Lett,2005,86:0135035 Cheng H.C,Chen C.F,Lee C.C.Thin-film transistors with active layers of zinc oxide fabricated by low-temperature chemical bath methodJ.Thin Solid Films,2006,498:142-1456许洪华,徐征,黄金昭等.薄膜晶体管研究进展J.光子技术,2006,3（13）:135-1397 Byung-Hyuk Min,Cheol-Min Park,and Min-Koo Han.A.Novel Offset Gated PolysiliconThin Film Trans is tor Without an Additional Offset MaskJ.IEEE Electron Device Letters,1995,16(5):161-1638 Cheol Min Park,Byung-Hyuk Min.Self-aligned offset gated poly-Si TFTs with a floating sub-gateJ.IEEE Electron Device Letters,1997,18(1):16-189 Shengdong Zhang,Ruqi Han,and Mansum J.etc.Novel self-aligned bottom gate poly-siTFT with in-situ LDDJ.IEEE Electron Device Letters,2001,22(8):393-39510 饶瑞,徐重阳.多晶硅薄膜材料与器件研究进展J.材料导报,2000,14（7）：117-12211王恒和,祁康成.多晶硅TFT的发展与应用J. 现代显示Advanced Display,2005,9(55):9-1412朱炜玲,黄美浅等.热载流子效应对n-MOSFETs可靠性的影响J. 华南理工大学学报(自然科版),2003,31(7):34-3613陈勇.MOSFET热载流子退化效应的研究D:博士学位论文.西安;电子科技大学,200114S.A.Campbell,微电子制造科学原理与工程技术,电子工业出版社，北京，2003.115R.Haruta,Y.Ohji,Y.Nishioka,I.Yoshida,K.Mukai,T.Sugano.Improvement of hardness of MOS capacitors to electron-beam irradiation and hot-electron injection by ultradry oxidation of silicon.IEEE Electron Device Letters,v 10,n 1,Jan.1989,p 27-916 Kow Ming Chang,Yuan Hung Chung,Gin Ming Lin.etc.Enhanced Degradation in Polycrystalline Silicon Thin-Film Transistors Under Dynamic Hot-Carrier StressJ.IEEE Electron Device Letter,2001,22(10):475-47717徐杰,张文俊,张锐.LDD MOS器件模拟及热载流子效应分析J.电测与仪表,2008，45（508）：57-60传播优秀Word版文档 ，希望对您有帮助，可双击去除！