数字电路教案

课 时 授 课 计 划 - 1 课号：1课题：第1章 绪论1.1 概述1.2 数制和码制目的与要求：了解本门课程的基本内容；了解数字电路的特点及应用、分类及学习方法；掌握二、八、十、十六进制的表示方法及相互转换；知道8421BCD码、余三码、格雷码的意义及表示方法。重点与难点：重点：数制与码制的表示方法；难点：二、八、十六进制的转换。教具：课堂讨论：离散信号；二、十、八、十六进制的特点及表示方法；码的作用；8421BCD码的特点及应用。现代教学方法与手段：数字电路网络课程PowerPoint复习（提问）：什么是模拟信号模拟电路；什么是二进制代码。授课班次：课时分配：课堂教学环节课堂组织课堂讨论复习（提问）新课讲解巩固新课布置作业时间分配（分）52595551提纲第1章 绪 论1.1 概述1 . 1 . 1 数字信号和数字电路1、 数字信号与模似信号2、 模拟电路与数字电路1 . 1 . 2 数字电路的分类1、 按电路类型分类2、 按集成度分类3、 按半导体的导电类型分类1 . 1 . 3 数字电路的优点1、 易集成化2、 抗干扰能力强，可靠性高3、 便于长期存贮4、 通用性强，成本低，系列多5、 保密性好1 .1 .4 脉冲波形的主要参数1脉冲幅度Um2脉冲上升时间3脉冲下降时间4脉冲宽度5脉冲周期6脉冲频率7占空比q 1.2 数制和码制1 . 2 . 1 数 制一、十进制二、二进制三、八进制和十六进制1 .2 .2 不同数制间的转换一、各种数制转换成十进制二、十进制转换为二进制三、二进制与八进制、十六进制间相互转换1 .2 .3 二进制代码一、二-十进制代码8421码、5421码和余3码二、可靠性代码1格雷码2奇偶校验码作业：P42 1.2.3.4第1章 绪 论1.1 概述1 . 1 . 1 数字信号和数字电路电信号 随时间变化的电流或电压。1、数字信号与模似信号模拟信号 幅度随时间连续变化数字信号 断续变化（离散变化），时间上离散幅值上整量化，多采用0、1二种数值组成又称二进制信号。举例P1图1.1.1。与同学讨论离散信号。2、模拟电路与数字电路模拟电路 传输或处理模拟信号的电路，如：电压、功率放大等；数字电路 处理、传输、存储、控制、加工、算运算、逻辑运算、数字信号的电路。如测电机转速：电机-光电转换-整形-门控-计数器-译码器-显示时基电路 1 . 1 . 2 数字电路的分类微电子技术的迅猛发展导致了数字电路的飞速发展。1、 按电路类型分类 （1）组合逻辑电路 输出只与当时的输入有关，如：编码器、加减法器、比较器、数据选择器。（2）时序逻辑电路 输出不仅与当时的输入有关，还与电路原来的状态有关。如：触发器、计数器、寄存器2、 按集成度分类SSI MSILISVLSI 表1.1.1 数字集成电路分类3、 按半导体的导电类型分类 （1） 双极型电路 （2） 单极型电路1 . 1 . 3 数字电路的优点1、 易集成化。 两个状态“0”和“1”，对元件精度要求低。2、 抗干扰能力强，可靠性高。 信号易辨别不易受噪声干扰。3、便于长期存贮。 软盘、硬盘、光盘。4、通用性强，成本低，系列多。（国际标准）TTL系例数字电路、门阵列、可编程逻辑器件。5、保密性好。 容易进行加密处理。1 . 1 . 4 脉冲波形的主要参数在数字电路中，加工和处理的都是脉冲波形，而应用最多的是矩形脉冲。图1 . 1 . 2 脉冲波形的参数1脉冲幅度 。 脉冲电压波形变化的最大值，单位为伏（V）。2脉冲上升时间。 脉冲波形从0.1Um上升到0.9Um所需的时间。3脉冲下降时间 。脉冲波形从0.9Um下降到0.1Um所需的时间。脉冲上升时间tr 和下降时间tf 越短，越接近于理想的短形脉冲。单位为秒（s）、毫秒（ms）、微秒（ us）、纳秒（ns）。4脉冲宽度 。 脉冲上升沿0.5Um 到下降沿0.5Um 所需的时间，单位和 tr、tf 相同。5脉冲周期T。 在周期性脉冲中，相邻两个脉冲波形重复出现所需的时间，单位和tr 、tf 相同。6脉冲频率f：每秒时间内，脉冲出现的次数。 单位为赫兹（Hz）、千赫兹（kHz）、兆赫兹（MHz），f 1T。7占空比q：脉冲宽度 与脉冲重复周期T的比值。q T。它是描述脉冲波形疏密的参数。1.2 数制和码制1 . 2 . 1数 制一、十进制1、表示法与同学讨论二、八、十六进制的表示方法及特点二、二进制三、八进制和十六进制1八进制逢八进一；系数07 ；基数8； 权8 n。2十六进制逢十六进一；系数：09、A、B、C、D、E、F；基数16；权16n。表1.2.1 十进制、二进制、八进制、十六进制对照表1 . 2 . 2 不同数制间的转换一、各种数制转换成十进制二进制、八进制、十六进制转换成十进制时，只要将它们按权展开，求出各加权系数的和，便得到相应进制数对应的十进制数。例：二、十进制转换为二进制将十进制数的整数部分转换为二进制数采用“除2取余法”；将十进制小数部分转换为二进制数采用“乘2取整法”。例1.1.1将十进制数(107.625)10转换成二进制数。将十进制数的整数部分转换为二进制数采用“除2取余法”，它是将整数部分逐次被2除，依次记下余数，直到商为0。第一个余数为二进制数的最低位，最后一个余数为最高位。解： 整数部分转换所以，小数部分转换将十进制小数部分转换为二进制数采用“乘2取整法”，它是将小数部分连续乘以2，取乘数的整数部分作为二进制数的小数。由此可得十进制数(107.625)10对应的二进制数为(107.625)10(1101011.101)2三、二进制与八进制、十六进制间相互转换1二进制和八进制间的相互转换（1） 二进制数转换成八进制数。二进制数转换为八进制数的方法是：整数部分从低位开始，每三位二进制数为一组，最后不足三位的，则在高位加0补足三位为止；小数点后的二进制数则从高位开始，每三位二进制数为一组，最后不足三位的，则在低位加0补足三位，然后用对应的八进制数来代替，再按顺序排列写出对应的八进制数。例1.1.2 将二进制数(11100101.11101011)2转换成八进制数。(11100101.11101011)2(345.726)8（2） 八进制数转换成二进制数。将每位八进制数用三位二进制数来代替，再按原来的顺序排列起来，便得到了相应的二进制数。例1.1.3 将八进制数(745.361)8转换成二进制数。(745.361)8 (111100101.011110001)22二进制和十六进制间的相互转换（1） 二进制数转换成十六进制数。二进制数转换为十六进制数的方法是：整数部分从低位开始，每四位二进制数为一组，最后不足四位的，则在高位加0补足四位为止；小数部分从高位开始，每四位二进制数为一组，最后不足四位的，在低位加0补足四位，然后用对应的十六进制数来代替，再按顺序写出对应的十六进制数。例1.1.4 将二进制数(10011111011.111011)2转换成十六进制数。(10011111011.111011)2(4FB.EC)16（2）十六进制数转换成二进制数。将每位十六进制数用四位二进制数来代替，再按原来的顺序排列起来便得到了相应的二进制数。例1.1.5 将十六进制数(3BE5.97D)16转换成二进制数。(3BE5.97D)16(11101111100101.100101111101)21.2.3 二进制代码讨论：码的作用；BCD码。一、二-十进制代码将十进制数的09十个数字用二进制数表示的代码，称为二-十进制码，又称BCD码。表1.2.2 常用二-十进制代码表（重点讲解8421码、5421码和余3码）注意：含权码的意义。二、可靠性代码1格雷码表1.2.3 格雷码与二进制码关系对照表2奇偶校验码为了能发现和校正错误，提高设备的抗干扰能力，就需采用可靠性代码，而奇偶校验码就具有校验这种差错的能力，它由两部分组成。表1.2.4 8421奇偶校验码课号：2课题：第1章 逻辑代数基础 1.1 逻辑函数及其表示方法目的与要求：熟练掌握基本逻辑运算和几种常用复合导出逻辑运算；熟练运用真值表、逻辑式、逻辑图来表示逻辑函数。重点与难点：重点：三种基本逻辑运算和几种导出逻辑运算；真值表、逻辑式、逻辑图之间的相互转换。难点：将真值表转换为逻辑式。教具：课堂讨论：讨论简单逻辑运算的逻辑口诀；分析逻辑式与逻辑图之间的相互转换以及如何由逻辑式或逻辑图列真值表。现代教学方法与手段：数字电路网络课程数字电路网络课程复习（提问）：与、或、非逻辑的运算口诀、逻辑符号。授课班次：提纲第2章 逻辑代数基础2.1 概述2.2逻辑函数及其表示法2 . 2 . 1 基本逻辑函数及运算一、与逻辑二、或逻辑三、逻辑非2.2.2 几种导出的逻辑运算一、与非运算、或非运算、与或非运算二、异或运算和同或运算2.2.3 逻辑函数及其表示法一、逻辑函数的建立二、逻辑函数的表示方法1真值表2逻辑函数式3逻辑图 第2章 逻辑代数基础2.1 概述布尔：英国数学家，1941年提出变量“0”和“1”代表不同状态。 本章主要介绍逻辑代数的基本运算、基本定律和基本运算规则，然后介绍逻辑函数的表示方法及逻辑函数的代数化简法和卡诺图化简法。逻辑代数有其自身独立的规律和运算法则，而不同于普通代数。2.2逻辑函数及其表示法2 . 2 . 1 基本逻辑函数及运算1、与运算 所有条例都具备事件才发生开关：“1” 闭合，“0” 断开 灯：“1” 亮，“0” 灭真值表：把输入所有可能的组合与输出取值对应列成表。逻辑表达式： L=K1*K2 (逻辑乘)逻辑符号： 原有符号：讨论与逻辑运算的逻辑口诀逻辑功能口决： 有“0”出“0”，全“1”出“1”。2、或运算 至少有一个条件具备，事件就会发生。逻辑表达式：L=K1+K2 （逻辑加）逻辑符号：讨论或逻辑运算的逻辑口诀逻辑功能口决：有“1”出“1”全“0”出“0”3、非运算： 结果与条件相反逻辑表达式： 逻辑符号： 讨论非逻辑运算的逻辑口诀2.2.2 几种导出的逻辑运算一、与非运算、或非运算、与或非运算二、异或运算和同或运算逻辑表达式： 相同为“1”，不同为“0”2.2.3 逻辑函数及其表示法一、逻辑函数的建立举例子说明建立（抽象）逻辑函数的方法，加深对逻辑函数概念的理解。例2.2.1 两个单刀双掷开关 A和B分别安装在楼上和楼下。上楼之前，在楼下开灯，上楼后关灯；反之下楼之前，在楼上开灯，下楼后关灯。试建立其逻辑式。表2.2.6 例2.2.1真值表例2.2.2 比较A、B两个数的大小二、逻辑函数的表示方法1真值表逻辑函数的真值表具有唯一性。逻辑函数有n个变量时，共有 个不同的变量取值组合。在列真值表时，变量取值的组合一般按n位二进制数递增的方式列出。用真值表表示逻辑函数的优点是直观、明了，可直接看出逻辑函数值和变量取值之间的关系。分析逻辑式与逻辑图之间的相互转换以及如何由逻辑式或逻辑图列真值表。2逻辑函数式写标准与-或逻辑式的方法是：（l）把任意一组变量取值中的1代以原变量，0代以反变量，由此得到一组变量的与组合，如 A、B、C三个变量的取值为 110时，则代换后得到的变量与组合为 A B 。（2）把逻辑函数值为1所对应的各变量的与组合相加，便得到标准的与-或逻辑式。3逻辑图逻辑图是用基本逻辑门和复合逻辑门的逻辑符号组成的对应于某一逻辑功能的电路图。例2.2.3 已知真值表，试写出逻辑式并画出逻辑图。课号：3课题：1.1 逻辑代数的基本定律和规则目的与要求：理解并掌握逻辑代数的基本公式、基本定律和三个重要规则。重点与难点：重点：基本公式和基本定律；三个重要规则。难点：吸收律和摩根定律；代入规则。课堂讨论：吸收律和摩根定律的证明；三个重要规则的验证。现代教学方法与手段：数字电路网络课程复习（提问）：与、或、非；与非、或非、同或、异或逻辑的运算口诀、逻辑符号。授课班次：2. 3 逻辑代数的基本定律和规则2.3.1 逻辑代数的基本公式一、逻辑常量运算公式二、逻辑变量、常量运算公式2.3.2逻辑代数的基本定律一、与普通代数相似的定律二、吸收律三、摩根定律2.3.3 逻辑代数的三个重要规则一、代入规则二、反演规则三、对偶规则2. 3 逻辑代数的基本定律和规则2.3.1 逻辑代数的基本公式一、逻辑常量运算公式表2.3.1 逻辑常量运算公式变量A的取值只能为0或为1，分别代入验证。2.3.2逻辑代数的基本定律逻辑代数的基本定律是分析、设计逻辑电路，化简和变换逻辑函数式的重要工具。这些定律和普通代数相似，有其独特性。一、与普通代数相似的定律表2.3.3交换律、结合律、分配律与学生一同验证以上四式。第式的推广： （2.3.1）由表2.3.4可知，利用吸收律化简逻辑函数时，某些项或因子在化简中被吸收掉，使逻辑函数式变得更简单。三、摩根定律2.3.3 逻辑代数的三个重要规则一、代入规则对于任一个含有变量A的逻辑等式，可以将等式两边的所有变量A用同一个逻辑函数替代，替代后等式仍然成立。这个规则称为代入规则。代入规则的正确性是由逻辑变量和逻辑函数值的二值性保证的。若两函数相等，其对偶式也相等。 （可用于变换推导公式）。讨论三个规则的正确性。课号：4课题：1.2.2 逻辑涵数的公式化简法目的与要求：理解化简的意义和标准；掌握代数化简的几种基本方法并能熟练运用。重点与难点：重点：5种常见的逻辑式；用并项法、吸收法、消去法、配项法对逻辑函数进行化简。难点：运用代数化简法对逻辑函数进行化简。教具：课堂讨论：例2 .4 .1 例2 .4 .2 现代教学方法与手段：数字电路网络课程复习（提问）：逻辑代数的基本公式、基本定律和三个重要规则。1.2.2 逻辑涵数的公式化简法2 . 4 . 1 化简的意义与标准一、化简逻辑函数的意义二、逻辑函数式的几种常见形式和变换三、逻辑函数的最简与-或式 2 . 4 . 2 逻辑函数的代数化简法一、并项法二、吸收法三、消去法四、配项法2 . 4 . 3 代数化简法举例作业：P35 2.12.4 逻辑涵数的公式化简法2 . 4 . 1 化简的意义与标准一、化简逻辑函数的意义根据逻辑问题归纳出来的逻辑函数式往往不是最简逻辑函数式，对逻辑函数进行化简和变换，可以得到最简的逻辑函数式和所需要的形式，设计出最简洁的逻辑电路。这对于节省元器件，优化生产工艺，降低成本和提高系统的可靠性，提高产品在市场的竞争力是非常重要的。二、逻辑函数式的几种常见形式和变换常见的逻辑式主要有5种形式，如逻辑式可表示为三、逻辑函数的最简与-或式对与或式而言：最简： 2 . 4 . 2 逻辑函数的代数化简法一、并项法 2 . 4 . 3 代数化简法举例在实际化简逻辑函数时，需要灵活运用上述几种方法，才能得到最简与-或式.课号：5课题：1.2.3 逻辑涵数的卡诺图化简法目的与要求：掌握最小项的卡诺图表示；熟练运用卡诺图化简逻辑函数。重点与难点：重点：用卡诺图表示逻辑函数；用卡诺图化简逻辑函数；具有无关项的逻辑函数的化简。难点：用卡诺图化简逻辑函数以及具有无关项的逻辑函数的化简。教具：1.2.3 逻辑函数的卡诺图化简法1.2.3 最小项与卡诺图一、最小项的定义和性质1最小项的定义2最小项的基本性质二、表示最小项的卡诺图1相邻最小项2最小项的卡诺图表示2. 5. 2 用卡诺图表示逻辑函数一、逻辑函数的标准与-或式二、用卡诺图表示逻辑函数1已知逻辑函数式为标准与-或式，画逻辑函数卡诺图。2已知逻辑函数真值表，画逻辑函数卡诺图3逻辑函数为一般表达式时，画逻辑函数卡诺图。2. 5. 3 用卡诺图化简逻辑函数2. 5. 4 具有无关项的逻辑函数的化简一、逻辑函数中的无关项二、利用无关项化简逻辑函数 2.5 逻辑函数的卡诺图化简法2. 5. 1 最小项与卡诺图一、最小项的定义和性质1最小项的定义特点：每项都有n个变量每个乘积它中每个变量出现且仅出项1次2最小项的基本性质a只有一组取值使之为“1”b任二最小项乘积与“0”c所的最小项之和为“1”二、表示最小项的卡诺图1相邻最小项逻辑相邻项只有一个变量取值不同其余变量均相同的最小项两个相邻最小项可以相加合并为一项，同时消去互反变量，合并结果为相同变量。对于五变量及以上的卡诺图，由于很复杂，在逻辑函数的化简中很少使用。2. 5. 2 用卡诺图表示逻辑函数一、逻辑函数的标准与-或式如一个或逻辑式中的每一个与项都是最小项，则该逻辑式叫做标准与-或式，又称为最小项表达式，并且标准与-或式是唯一的。二、用卡诺图表示逻辑函数1最小项表达式 卡诺图例2. 5. 2 试画出例2. 5. 1中的标准与-或式的卡诺图。解：（1）画出4变量最小项卡诺图，如图2. 5. 4所示。2真值表 卡诺图逻辑函数真值表和逻辑函数的标准与-或式是一对应的关系，所以可以直接根据真值表填卡诺图。3一般表达式样 卡诺图 (1)、化为最小项表达式(2)、把卡诺图中含有某个与项各变量的方格均填入1，直到填完逻辑式的全部与项。2.5.3 用卡诺图化简逻辑函数步骤：画卡诺图 正确圈组 写最简与或表达式2. 5. 4 具有无关项的逻辑函数的化简一、逻辑函数中的无关项用“”（或“d” ）表示利用无关项化简原则：、 无关项即可看作“1”也可看作“0”。、 卡诺图中，圈组内的“”视为“1”，圈组外的视为“0”。例2. 5. 6 为8421BCD码，当其代表的十进制数5时，输出为“1”，求Y的最简表达式。（用于间断输入是否大于5）解：先列真值表，再画卡诺图作业：课号：6课题：第2章 逻辑门电路2.1 概述2.1分立元件门电路目的与要求：熟悉二、三极管的开关特性，掌握三极管导通、截止条件；了解分立元件与门、或门、非门及与非门、或非门的工作原理和逻辑功能。重点与难点：重点：二、三极管的开关特性和开关等效电路。难点：分立元件门电路的工作原理。教具：课堂讨论：讨论二、三极管的开关等效电路；分析分立元件门电路的工作原理。现代教学方法与手段：数字电路网络课程PowerPoint复习（提问）：与、或、非及与非、或非逻辑的运算口诀、逻辑符号。授课班次：课时分配：课堂教学环节课堂组织 课堂讨论 复习（提问） 新课讲解巩固新课布置作业时间分配（分）53055091提纲第2章 逻辑门电路2.1 概述 分立元件门电路2.1.2 二极管的开关特性一、静态开关特性及开关等效电路二、动态开关特性 2.1.3三极管的开关特性一、静态开关特性及开关等效电路二、动态开关特性2.2 二极管门电路一、二极管与门电路二、二极管或门电路组合逻辑门电路一、与非门电路二、或非门电路作业： 第2章 逻辑门电路2.1 概述门电路用以实现各种基本逻辑关系的电子电路正逻辑用1表示高电平、用0表示低电平的情况；负逻辑用0表示高电平、用1表示低电子的情况。（此处用数字电路网络课程或PowerPoint）二、动态开关特性 （PowerPoint）在高速开关电路中，需要了解二极管导通与截止间的快速转换过程。当输入电压UI 由正值UF 跃变为负值UR 的瞬间，VD 并不能立刻截止，而是在外加反向电压 UR作用下，产生了很大的反向电流IR ，这时 iD IR- URR，经一段时间 trr后二极管VD 才进人截止状态，如图3. 2. 3 (c) 所示。通常将trr 称作反向恢复时间。产生 trr的主要原因是由于二极管在正向导通时，P区的多数载流子空穴大量流入N区，N区的多数载流子电子大量流入P区，在P区和N区中分别存储了大量的电子和空穴，统称为存储电荷。当UI 由UF 跃变为负值 UR时，上述存储电荷不会立刻消失，在反向电压的作用下形成了较大的反向电流 IR，随着存储电荷的不断消散，反向电流 也随之减少，最终二极管VD 转为截止。当二极管VD 由截止转为导通时，在P区和N区中积累电荷所需的时间远比trr 小得多，故可以忽略。3. 2. 2 三极管的开关特性一、静态开关特性及开关等效电路3. 2. 3 二极管门电路一、二极管与门电路二、二极管或门电路表3.2.3 或门输入和输出的逻辑电平 表3.2.4 或门的真值表 表3.2.5 非门的真值表二、或非门电路列出其真值表作业：小结：板书计划：课 时 授 课 计 划 - 7 课号：7课题：2.4 TTL集成逻辑门电路目的与要求：TTL集成逻辑门电路的结构、工作原理和外部特性。重点与难点：重点：熟悉TTL集成逻辑门电路的结构、工作原理和外部特性。； 难点：TTL集成逻辑门电路的结构、工作原理和外部特性。教具：课堂讨论：工作原理现代教学方法与手段：PowerPoint复习（提问）：与、或、非；与非、或非、同或、异或逻辑的运算口诀、逻辑符号。2.4TTL集成逻辑门电路2.4.1 TTL与非门一、TTL与非门的工作原理1电路结构2工作原理二、工作速度1采用抗饱和三极管2采用有源泄放电路三、电压传输特性和噪声容限1电压传输特性2关门电平、开门电平和阈值电压3噪声容限四、输入负载特性五、输出负载特性1输出低电平负载特性2输出高电平负载特性六、传输延迟时间低功耗肖特基系列2.4 TTL集成逻辑门电路2.4.1 TTL与非门内部电路只需了解原理，外部特性要掌握。一、TTL与非门的工作原理 利用PowerPoint1电路结构2工作原理输入有低电平0.3V： K点电位为1V V1导通 V2V5截止，V3V4导通。 （F为3.6V高电平。)输入全为高电平3V 则K点电位3.7V 在三个PN结的钳制下VK=2.1v V1集电结正偏 发射结反偏。R1处于倒置工作状态（B反）R1 V5-饱和 M点电位1V 则V3微导通 V4截止 （则F=0.3V 低电平）由、1采用抗饱和三极管三极管饱和越深，其工作速度越慢。要提高电路的工作速度，就必须设法使三极管工作在浅饱和状态，为此，需采用抗饱和三极管。2采用有源泄放电路在V5导通后，V6接着导通，分流了V5的部分基极电流，使V5工作在浅饱和状态，这也有利于缩短V5由导通向截止转换的时间。当V2由导通转为截止后，由于V6仍处于导通状态，为V5基区存储电荷的泄放提供了低阻通路，加速了V5的截止，从而缩短了关闭时间。三、电压传输特性和噪声容限1电压传输特性2关门电平、开门电平和阈值电压（1）关门电平 在保证输出为标准高电平USH ( 常取USH3V）时，允许输入低电平的最大值称为关门电平,用UOFF表示。由上图可得UOFF1.0V。显然，只有当输入uIUOFF时，与非门才关闭，输出高电平。 （2）开门电平 在保证输出为标准低电平USL（常取USL0.3V）时，允许输入高电平的最小值称为开门电平，用UON表示。由上图可得UON1.2V。显然，只有当uIUON时，与非门才开通，输出低电平。（3）阈值电压工作在电压传输特性转折区中点对应的输入电压称为阈值电压，又称门槛电平。3噪声容限 搞干扰能力VNL（低电平噪声容限）= VOFFVILVNL（高电平噪声容限）= VIHVON四、输入负载特性五、输出负载特性输出电压U0随负载电流i0变化的特性曲线称为输出负载特性。3.3.2 低功耗肖特基系列1功耗低为了降低功耗，大幅度地提高了电路中各电阻的阻值，同时将R5由接地改为接输出端，减少了V3导通时在R5上的功耗，从而降低了整个电路的功耗，其功耗约为2mW，仅为CT74S系列的1/10。2工作速度高为了提高工作速度，电路采用了以下措施：（1）电路中采用了抗饱和三极管和由V6、RB和RC组成的有源泄放电路。（2）输入级的多发射极管V1改用没有电荷存储效应的肖特基势垒二极管SBD代替。这 样，在输入信号变化时，瞬态响应快，提高了工作速度。（3）在输出级和中间级之间接人了VD4和VD5两个SBD，课号：8课题：2.4.3 其它功能的TTL门电路TTL数字集成电路系列 TTL集成逻辑门的使用注意事项目的与要求：熟悉OC门和TTL三态门的工作原理及有关的逻辑概念；了解国际上通用标准型号和我国现行国家标准。重点与难点：重点：OC门和TTL三态门的应用。难点：OC门和TTL三态门的工作原理。教具：课堂讨论：高阻态的含义；OC门和TTL三态门的应用。现代教学方法与手段：数字电路网络课程PowerPoint复习（提问）：TTL集成与非门的外特性；提高TTL集成与非门开关速度的方法。2.4.3其它功能的TTL门电路一、集电极开路与非门（OC门）1OC门的工作原理2OC门的应用二、与或非门三、三态输出门（TSL门）1三态输出门的工作原理2三态输出门的应用3.3.4 TTL数字集成电路系列一、CT54系列和CT74系列二、TTL集成逻辑门电路的子系列三、各系列TTL集成逻辑门电路性能的比较3.3.5 TTL集成逻辑门的使用注意事项一、电源电压及电源干扰的消除二、输出端的连接三、闲置输入端的处理四、电路安装接线和焊接应注意的问题五、调试中应注意的问题3.3.3 其它功能的TTL门电路一、集电极开路与非门（OC门）1OC门的工作原理工作原理：当输入人A、B、C都为高电平时，V2和V5饱和导通，输出低电平；当输入A、B、C中有低电平时，V2和V5截止，输出高电平。因此，OC门具有与非功能，其逻辑表达式为： 二、与或非门三、三态输出门（TSL门）1三态输出门的工作原理2三态输出门的应用（1）用三态输出门构成单向总线（2）用三态输出门构成双向总线3.3.4 TTL数字集成电路系列一、CT54系列和CT74系列 表3. 3. 2 CT54系列和CT74系列的对比CT54系列和CT74系列具有完全相同的电路结构和电气性能参数。所不同的是CT54系列TTL集成电路更适合在温度条件恶劣、供电电源变化大的环境中工作，常用于军品；而CT74系列TTL集成电路则适合在常规条件下工作，常用于民品。二、TTL集成逻辑门电路的子系列CT54系列和CT74系列的几个子系列的主要区别在它们的平均传输延迟时间tpd 和平均功耗这两个参数上。下面以CT74系列为例说明它的各子系列。1CT74标准系列又称标准TTL系列，工作速度不高，其平均传输延迟时间为9ns门，平均功耗约为10mW门。2CT74H高速系列又称HTTL系列，该系列的平均传输延迟时间为6ns门，平均功耗约为22 .5mW门。3CT74L低功耗系列又称LTTL系列，电路的平均功耗约为lmW门，平均传输延迟约为33ns门。4CT74S肖特基系列又称STTL系列。其平均传输延迟时间为3ns门，平均功耗约为19mW。5CT74LS低功耗肖特基系列又称LSTTL系列。其平均传输延迟时间为9.5ns门，平均功耗约为2mW门。6CT74AS先进肖特基系列又称ASTTL系列，其平均传输延迟时间为3ns门，平均功耗较大，约为8mW门。7CT74ALS先进低功耗肖特基系列又称ALSTTL系列，其平均传输延迟时间约为3.5ns门，平均功耗约为1.2mW门。三、各系列TTL集成逻辑门电路性能的比较表3. 3. 3 TTL集成逻辑门各子系列重要参数比较3.3.5 TTL集成逻辑门的使用注意事项一、电源电压及电源干扰的消除电源电压的变化对54系列应满足5V 10%、对74系列应满足5V 5的要求。二、输出端的连接三、闲置输入端的处理（1） 对于与非门的闲置输人端可直接接电源电压VCC，或通过110k 的电阻接电源VCC。（2）如前级驱动能力允许时，可将闲置输人端与有用输人端并联使用，如图3.3.18（C）所示。（3）在外界干扰很小时，与非门的闲置输人端可以剪断或悬空，如图3.3.18（d）所示。但不允许接开路长线，以免引入干扰而产生逻辑错误。（4）或非门不使用的闲置输人端应接地，对与或非门中不使用的与门至少有一个输人端接地，如图3.3.18（e）和（f）所示。四、电路安装接线和焊接应注意的问题五、调试中应注意的问题课号：9课题：3.4 CMOS集成逻辑门电路3.5 集成逻辑门电路的应用目的与要求：了解CMOS集成逻辑门电路的结构及原理；了解集成逻辑门电路的应用。重点与难点：重点：CMOS集成逻辑门电路的结构及原理。难点：MOS集成逻辑门电路的原理。教具：现代教学方法与手段：数字电路网络课程PowerPoint复习（提问）：简单逻辑门电路的逻辑口诀 3.3.3 其它功能的TTL门电路一、集电极开路与非门（OC门）1OC门的工作原理2OC门的应用二、与或非门三、三态输出门（TSL门）1三态输出门的工作原理2三态输出门的应用3.3.4 TTL数字集成电路系列一、CT54系列和CT74系列二、TTL集成逻辑门电路的子系列三、各系列TTL集成逻辑门电路性能的比较3.3.5 TTL集成逻辑门的使用注意事项一、电源电压及电源干扰的消除二、输出端的连接三、闲置输入端的处理四、电路安装接线和焊接应注意的问题五、调试中应注意的问题作业：P87 3.4 25 MOS门电路CMOS 应用广泛、工艺简单、抗干扰能力强、集成度高、功耗小、价廉高 5V 低 0V IG （控制极）一、MOS反相器1、MOS管开关特性、NMOS、输出范围大（顶天立地） VOH=VDD、VOL=0V1 与非门 驱动管串联、负载管并联 （图略）单双掷控制开头3.3.4 TTL数字集成电路系列400系列（普通CMOS tpd约45nS 功耗5mw如代号4001 为 四个2输入或非门4069 为 六个反相器4016 为 六个双向开关高速CMOS 74HC系列（可代替TTL电路）tpd1mw3.3.5 TTL集成逻辑门的使用注意事项一、电源电压及电源干扰的消除二、输出端的连接三、闲置输入端的处理四、电路安装接线和焊接应注意的问题五、调试中应注意的问题课 时 授 课 计 划 -10 课号：10课题：4.1基本RS触发器4.22 同步触发器（同步RS触发器）目的与要求：1 掌握时序电路的定义、分类、触发器的特点。2 掌握基本RS触发器的电路结构、工作原理、逻辑功能。3 掌握同步RS触发器的工作原理、逻辑功能。4 掌握触发器逻辑功能的表示方法。5 掌握时序电路的一些基本概念。重点与难点：1 基本概念要正确建立。难点：现态、次态、不定状态的正确理解。2 基本RS触发器的逻辑功能、触发方式。教具：课堂讨论：现代教学方法与手段：用DLCCAI或EWB演示基本RS触发器的逻辑功能。复习（提问）：1 组合电路的定义？构成其电路的门电路有何特点？2 组合电路与时序电路的区别？3 时序电路的一些基本概念？授课班次：课时分配：课堂教学环节课堂组织课堂讨论复习（提问）新课讲解巩固新课布置作业时间分配（分）5058055提纲第4章 集成触发器内容提要4.1 概述一、触发器的概念触发器有三个基本特性：二、触发器的两个稳定状态1状态：0状态：三、触发器的逻辑功能描述：四、触发器的分类：4.2 触发器的基本形式4.2.1 基本RS触发器一、由与非门组成的基本RS触发器1电路结构2逻辑功能 3特性表二、由或非门组成的基本RS触发器4.2.2 同步触发器一、同步RS触发器1电路结构2逻辑功能3驱动表4特性方程5状态转换图 第4章 集成触发器内容提要触发器：具有记忆功能的基本逻辑单元。基本RS触发器的电路结构、工作原理、逻辑功能。各种触发器的逻辑功能、触发方式。简单介绍触发器的应用。4.1 概述一、触发器的概念复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？门电路：在某一时刻的输出信号完全取决于该时刻的输入信号，没有记忆作用。触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。触发器有三个基本特性：（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。三、触发器的逻辑功能描述：特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图）四、触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和 触发器等。触发方式不同：电平触发器、边沿触发器和主从触发器等。电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。4.2 触发器的基本形式4.2.1 基本RS触发器一、由与非门组成的基本RS触发器1电路结构电路组成：两个与非门输入和输出交叉耦合（反馈延时）。如图4.2.1（a）所示。逻辑符号：图（b）所示。2逻辑功能 复习：与非门的逻辑功能？用DLCCAI或EWB演示基本RS触发器的逻辑功能。（10分钟）工作原理。（边分析边列特性表。以下文字不写板书。）表4.2.1 与非门组成的基本RS触发器的特性表二、由或非门组成的基本RS触发器电路构成：两个或非门的输入和输出交叉耦合而成，图4.2.2（a）所示。逻辑符号：图（b）所示。提问：或非门的逻辑功能？工作原理在与非门实现的基本RS触发器的基础上稍作变化。或非门组成的基本RS触发器的特性表4.2.2 同步触发器为何要用同步触发器？基本RS触发器的触发方式：端的输入信号直接控制。（电平直接触发）在实际工作中，要求触发器按一定的节拍翻转。措施：加入时钟控制端CP，触发器的状态翻转按CP节拍。同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CP控制的触发器。CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。同步：因为触发器状态的改变与时钟脉冲同步。同步触发器的翻转时刻：受CP控制触发器翻转到何种状态：由输入信号决定一、同步RS触发器1电路结构基本RS触发器 + 两个钟控门G3、G4，如图4.2.3（a）所示。逻辑符号：图（b）所示。钟控端（CP端）：时钟脉冲输入端。2逻辑功能工作原理。（边分析边列特性表。以下文字不写板书。）当CP0时，G3、G4被封锁，都输出1，触发器的状态保持不变，表4.2.2 同步RS触发器的特性表3驱动表4特性方程5状态转换图触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。根据驱动表可画出状态转换图。圆圈：触发器的稳定状态箭头：在CP作用下状态转换的情况标注的R、S值：触发器状态转换的条件。小结：作业：板书计划：课 时 授 课 计 划-11 课号：11课题：4.2.2 同步触发器二、同步D触发器三、同步JK触发器四、同步触发器的空翻目的与要求：1 通过学习同步D、JK触发器，掌握这两种触发器的逻辑功能。2 进一步熟练掌握逻辑功能的各种描述方法。3了解同步触发方式存在的空翻问题。重点与难点：D、JK触发器的逻辑功能及其功能描述方法。教具： 课堂讨论：D 触发器的特性方程中没有出现Q n，那么它是时序电路吗？现代教学方法与手段：复习（提问）：时序电路的一些基本概念复习：现态、次态、0/1状态、复位端、置位端、低电平有效、RS触发器的特性表、驱动表、特性方程、状态转换图。授课班次：课时分配：课堂教学环节课堂组织课堂讨论 复习（提问）新课讲解巩固新课布置作业时间分配（分）510106555提纲4.2.2 同步触发器二、同步D触发器1电路结构2逻辑功能3特性方程4状态转换图三、同步JK触发器1电路结构2逻辑功能3特性方程4状态转换图四、同步触发器的空翻 4.2.2 同步触发器二、同步D触发器1电路结构为了避免同步RS触发器出现R=S=1的情况，可在R和S之间接入非门G5 ，如图4.2.6（a）所示。逻辑符号：图4.2.6（b）所示。2逻辑功能回忆：同步RS触发器的逻辑功能？表4.2.2 同步RS触发器的特性表根据特性表可得到在CP1时的同步D触发器的驱动表。 表4.2.5 同步D触发器的驱动表三、同步JK触发器1电路结构克服同步RS触发器在RS1时出现不定状态的另一种方法：将触发器输出端Q和 状态反馈到输入端，这样，G3和G4的输出不会同时出现0，从而避免了不定状态的出现。J、K端相当于同步RS触发器的S、R端。电路如图4.2.9所示。逻辑符号：图（b）所示。2逻辑功能可将同步JK触发器看成同步RS触发器来分析。有工作原理。（边分析边列特性表。以下文字不写板书。）当CP0时，G3和G4被封锁，保持。当CP1时，G3、G4解除封锁，输入J、K端的信号可控制触发器的状态。表4.2.6 同步JK触发器的特性表（CP=1时）根据特性表可得到在CP1时的同步JK触发器的驱动表。表4.2.7 同步JK触发器的驱动表四、同步触发器的空翻触发器的空翻：在CP为高电平1期间，如同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化的现象。产生空翻的原因：电平触发方式，在CP高电平期间有效触发同步触发器由于存在空翻，不能保证触发器状态的改变与时钟脉冲同步，它只能用于数据锁存，而不能用于计数器、移位寄存器和存储器等。后面将介绍几种没有空翻现象的触发器。小结：作业：板书计划：课 时 授 课 计 划-12 课号：12课题：4.3 边沿触发器4.4 主从触发器目的与要求：1 掌握触发器的边沿触发方式和主从触发方式。2 掌握各种逻辑功能的触发器：RS、D、JK、T、T的逻辑功能。3 掌握查手册了解MSI触发器的逻辑功能和性能的方法。重点与难点：1 触发器的逻辑功能。2 触发器的触发方式。教具：数字逻辑实验箱课堂讨论：1 边沿触发器怎样克服空翻？2 主从触发方式怎样克服空翻？现代教学方法与手段：用DLCCAI或EWB演示各种MSI触发器的逻辑功能。复习（提问）：1 RS、D、JK触发器的逻辑功能？2 为什么同步触发方式存在空翻？授课班次：课时分配：课堂教学环节课堂组织课堂讨论复习（提问）新课讲解巩固新课布置作业时间分配（分）51057055提纲本节中，不详细分析触发器具体电路的工作原理，只简单了解即可。因为集成触发器的学习以应用时够用为度，不强调内部电路。重点：逻辑功能、触发方式。 克服空翻边沿触发方式和主从触发方式4.3 边沿触发器4.3.1 TTL边沿JK触发器一、电路结构二、逻辑功能三、具有直接置0和置1端的边沿JK触发器四、JK触发器构成的T触发器和T触发器1JK触发器T触发器2JK触发器T触发器4.3.2 维持阻塞D触发器一、电路结构二、逻辑功能三、具有直接置0和置1端的维持阻塞D触发器四、D触发器构成的T触发器和T触发器1D触发器T触发器2D触发器T触发器4.4 主从触发器4.4.1 主从RS触发器一、电路结构二、逻辑功能4.4.2 主从JK触发器一、电路结构二、逻辑功能总结：触发器的逻辑功能触发器的触发方式现代教学方法与手段：用DLCCAI或EWB演示各种MSI触发器的逻辑功能。用数字逻辑实验箱演示各种集成触发器的逻辑功能和触发方式。集成触发器中常见的直接置0和置1端4.3 边沿触发器为何要用边沿触发器？同步触发方式存在空翻，为了克服空翻。边沿触发器只在时钟脉冲CP上升沿或下降沿时刻接收输入信号，电路状态才发生翻转，从而提高了触发器工作的可靠性和抗干扰能力，它没有空翻现象。边沿触发器主要有维持阻塞D触发器、边沿JK触发器、CMOS边沿触发器等。以下各边沿触发器的具体电路不详细分析其工作原理，只简单了解即可。因为集成触发器的学习以应用时够用为度，不强调内部电路。4.3.1 TTL边沿JK触发器一、电路结构逻辑符号中“ ”表示边沿触发输入。加小圆圈：表示下降沿有效触发不加小圆圈：表示上升沿有效触发二、逻辑功能四、JK触发器构成的T触发器和T触发器T触发器：具有保持和翻转功能的触发器。T触发器：只具有翻转功能的触发器。1JK触发器T触发器令JK触发器的J=K=T T触发器特性方程4.3.2 维持阻塞D触发器 一、电路结构二、逻辑功能与触发方式 逻辑功能1设输入D1 在CP0时，保持。因D1，G6输入全1，输出Q60，它使Q41、Q51。 当CP由0跃变到1时，触发器置1。在CP1期间，线阻塞了置0通路，故称线为置0阻塞线。线维持了触发器的1状态，故称线为置1维持线。2设输入D0 在CP0时，保持。因D0，G6输出Q61，这时，G5输入全1，输出Q50。 当CP由0正跃到1时，触发器置0。在CP1期间，线维持了触发器的0状态，故称线为置0维持线。线阻塞了置1通路，故称线为置1阻塞线。可见，它的逻辑功能和前面讨论的同步D触发器的相同。因此，它们的特性表、驱动表和特性方程也相同。 触发方式边沿式维持阻塞D触发器是用时钟脉冲上升沿触发的。因此，又称它为边沿D触发器。三、具有直接置0和置1端的维持阻塞D触发器图4.3.5（a）所示为上升沿触发的维持阻塞D触发器CT7474的逻辑图。 四、D触发器构成的T触发器和T触发器4.4 主从触发器1主从触发器与边沿触发器同样可以克服空翻。2结构：主从结构。内部有相对称的主触发器和从触发器。3触发方式：主从式。主、从两个触发器分别工作在CP两个不同的时区内。总体效果上与边沿触发方式相同。状态更新的时刻只发生在CP信号的上升沿或下降沿。4优点：在CP的每个周期内触发器的状态只可能变化一次，能提高触发器的工作可靠性。主从触发器是在同步RS触发器的基础上发展出来的。各种逻辑功能的触发器都有主从触发方式的，即：主从RS触发器、主