电子设计与制作

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,（,4,）输出电压幅度：在负载电阻上的电压峰,-,峰值,Vopp1V,正弦信号发生器（,2005A,题）,一、任务,二、要求,（,3,）输出信号频率稳定度：优于,10,-4,（,2,）具有频率设置功能，频率步进：,100Hz,（,1,）正弦波输出频率范围：,1kHz,10MHz,（,5,）失真度：用示波器观察时无明显失真,设计制作一个正弦信号发生器。,1,、基本要求,（,2,）产生模拟幅度调制,(AM),信号：在,1MHz-10MHz,范围内调制度,ma,可在,10%,100%,之间程控调节，步进量,10%,，正弦调制信号频率为,1kHz,，调制信号自行产生；,（,3,）产生模拟频率调制,(FM),信号：在,100kHz-10MHz,频率范围内产生,10kHz,最大频偏，且最大频偏可分为,5kHz/10kHz,二级程控调节，正弦调制信号频率为,1kHz,，调制信号自行产生；,（,4,）产生二进制,PSK,、,ASK,信号：在,100kHz,固定频率载波进行二进制键控，二进制基带序列码速率固定为,10kbps,，二进制基带序列信号自行产生；,（,5,）其他。,2,、发挥部分,在完成基本要求任务的基础上，增加如下功能：,（,1,）增加输出电压幅度：在频率范围内负载电阻上正弦信号输出电压的峰,-,峰值,Vopp,=6V1V,；,模拟幅度调制,(AM),信号,载波信号,正弦调制信号,调,制度,m,a,可在,10%,100%,包络线,调制度,ma10%,调制度,m,a,100%,调制度,ma,U,max,U,0,U,min,0,模拟频率调制,(FM),信号：,正弦调制信号,f,0,f,min,f,man,最大频偏,载波信号,PSK,（,Phase Shift Keying-,移相键控）,ASK(Amplitude,Shift Keying,振幅键控,),信号,注意相位,二进制基带序列码速率固定为,10kbps,bps-,每秒位,二进制基带序列码,1 1 0 1 1 0 1 1 0,1 0 1 1 0 1 1 0 1,载波,载波,89C51,FPGA,D/A,电平适配,3,1KHz,正弦波,调制信号选择,电平适配,2,电平适配,1,放大器,用于产生,ASK,键盘,电位器,显示,用于产生,PSK,用于产生,AM,时钟,二进制基带信号,实现,DDS,为,D/A,提供参考电压,系统框图,设计,D/A,用于改变调制度,输出,每来一个时钟寄存器递增一个“,FW”,地址增量,放大器,加法器,FW,寄存器,SIN,ROM,D/A,时钟,工作原理,设正弦波存储器（,SINROM,）存,512,个点,时钟频率为,fCLK,取,f,CLK,=52428800Hz,FW=1,时，对应的输出频率最小“单位”，即为频率步进：,100Hz,解得：,k=1024,，寄存器的去掉,10,位（即除以,1024,），做,SINROM,的地址线,加法器,FW,寄存器,SIN,ROM,时钟,18.10,18.0,16.0,取,f,CLK,=,52428800Hz,FW=1,时，对应的输出频率，即为频率步进：,100Hz,解得：,k=1024,，寄存器的输出去掉,10,位,9.0,（即除以,1024,），做,SINROM,的地址线,SINROM,有,512,个点（存储单元）需,9,条地址线,18.10,输出最高频率为,10MHz=10000000,Hz,时，,FW=100000=1100001101010000B,用,17,条线,16.0,加法器和寄存器都得是,19,位,18.0,19,位,19,位,FW,fout(Hz,),FW,fout(Hz,),FW,fout(Hz,),1000,100,000,10000,1,000,000,10000,1,000,000,1001,100,100,10001,1,000,100,20000,2,000,000,1002,100,200,10002,1,000,200,30000,3,000,000,1003,100,300,10003,1,000,300,40000,4,000,000,1004,100,400,10004,1,000,400,50000,5,000,000,1005,100,500,10005,1,000,500,60000,6,000,000,1006,100,600,10006,1,000,600,70000,7,000,000,1007,100,700,10007,1,000,700,80000,8,000,000,1008,100,800,10008,1,000,800,90000,9,000,000,1009,100,900,10009,1,000,900,100000,10,000,000,输出频率范围：,1kHz,10MHz,和频率控制字,FW,的对应表,“电位器”转盘,光电管,B,A,B,B,A,顺时转动时,A,超前于,B,A,滞后于,B,逆时转动时,整形后,整形后,光电管,A,根据,A,和,B,的相位，判断电位器的转向，即被修改量的增减,根据,A,或,B,的频率，判断电位器的速度，即被修改量的增减的大小,光电“电位器”,光电“电位器”,C,B,A,C,A,B,初始化,根据“状态值”散转,等幅正弦波,处理程序,调幅信号,处理程序,调频信号,处理程序,主程序,结束,根据“电位器”,的“方向”和数值,修改调制度,结束,根据“电位器”,的“方向”和数值,修改输出频率值,结束,根据“电位器”,的“方向”和数值,修改频偏量,结束,置相应的显示,置相应的显示,置相应的显示,等幅正弦波,处理程序,调幅信号,处理程序,调幅信号,处理程序,LIBRARY IEEE;,USE IEEE.STD_LOGIC_1164.ALL;,USE IEEE.STD_LOGIC_UNSIGNED.ALL;,19,位加法器,(VHDL,语言,),ENTITY,ADDER19B,IS,PORT(,A,:IN,STD_LOGIC_VECTOR,(18,DOWNTO,0,);,B,:IN,STD_LOGIC_VECTOR(,16,DOWNTO,0);,S,:OUT,STD_LOGIC_VECTOR(,18,DOWNTO,0,);,END,ADDER19B;,ARCHITECTURE,a,OF,ADDER19B IS,BEGIN,S D D D D D D NULL;,END CASE;,END PROCESS;,END,；,SINROM,SIN,ROM,ADD,D,LIBRARY IEEE;,USE IEEE.STD_LOGIC_1164.ALL;,19,位寄存器,ARCHITECTURE a OF REG19 IS,BEGIN,PROCESS(Load,DIN),BEGIN,IF,LoadEVENT,AND Load=1 THEN,时钟上升沿到来时，锁存输入数据,DOUT=DIN;,END IF;,END PROCESS;,END a;,ENTITY REG19 IS,PORT(Load:IN STD_LOGIC;,DIN:IN STD_LOGIC_VECTOR(18 DOWNTO 0);,DOUT:OUT STD_LOGIC_VECTOR(18 DOWNTO 0);,END REG32B;,19,位寄存器,DIN,DOUT,LOAD,