szdl7半导体存储器课件

数字电路与逻辑设计,第7章 半导体存储器,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第7章 半导体存储器,半导体存储器概述,只读存储器,随机存储器,存储器容量的扩展,ROM,的分析与设计,小结,第7章 半导体存储器半导体存储器概述,一.半导体存储器 概述,存储器,存储器的主要指标,存储器的分类,能够存储大量(二值)信息(或称为数据)的器件,一.半导体存储器 概述 存储器能够存储大量(二值),存储器的主要指标,存储容量,指一个存储器所能存放的最大信息量。通常用B（Byte字节）、KB（千字节）、MB（兆字节）、GB（吉字节）表示。,存取时间,指完成一次存储器读/取操作所需的时间（又称读写时间）。,可靠性,指存储器在规定时间内无故障工作的情况。一般采用平均无故障时间间隔（MTBF）衡量。MTBF长，存储器可靠性好。,价格,由存储器容量、性能决定。,存储器的主要指标,存储器的主要指标存储容量 指一个存储器所能存放的最大信息,存储器的分类,按存储介质:,半导体存储器、磁表面存储器、光盘,按存取方式：,*只读存储器（ROM）可随机读出其内容。,*随机存储器（RAM）存储单元可被随机读/写。存取,时间与存储单元的物理位置无关。,*顺序存储器（SAM）按指定顺序存取。即存取时间,与存储单元的物理位置有关。,*直接存储器（DAM）存取数据做定位搜索,（如：由磁道-扇区）,按制造工艺：,双极性、MOS,按所处位置及逻辑功能：,内存、外存,按信息的保护性：,掉电后信息保存（非易失性ROM）,/消失（易失性RAM）存储器。,存储器的分类,存储器的分类按存储介质:半导体存储器、磁表面存储器、光盘存,二.只读存储器,只读存储器,(Read Only Memory_ROM),特点:,功能:,二.只读存储器,一般用于存放固定的数据或程序,*正常使用时主要对其进行读取操作,*掉电后存储的信息(数据)可保留,只读存储器的分类,只读存储器的结构及工作原理,只读存储器的简化形式及数据表,只读存储器的其它构成形式,只读存储器的存储容量,二.只读存储器只读存储器(Read Only Memor,只读存储器的分类,*掩膜式,ROM,_ 数据已确定,无法更改。,*快闪存储器,_电可擦除类ROM,具有高集成度、大容量、低成本和使用方便的特点,*可编程,ROM(PROM),_ 数据可以由用户根据自己的需要写入,但一经写入就不能更改。,*紫外线可擦除,ROM(EPROM),_ 数据可由用户写入,并能擦除重写。,*电可擦除,ROM(E,2,PROM),_数据可由用户写入,并能擦除重写。,2.1,只读存储器的分类,只读存储器的分类*掩膜式ROM _ 数据已确定,无法更改,只读存储器的结构及组成,结构图：,组成：,*存储矩阵*地址译码器*输出缓冲器,2.2,只读存储器的结构及组成,由存储单元按一定规则排列。每一存储单元可存放1位二值代码。存储单元可由二极管、三极管和场效应管构成。,将输入的地址代码译成相应的控制信号，可访问存储矩阵的单元,提高存储器的负载能力，并实现对输出的三态控制。,只读存储器的工作原理,只读存储器的结构及组成结构图：组成：*存储矩阵*地址,*,ROM,的结构框图及原理,二、,ROM 结构及原理,地址译码器,存储矩阵,2,n,m,输出缓冲器,2,n,m,ROM 的结构图,A,0,A,1,A,n,-1,D,0,D,1,D,m,-1,W,0,W,1,W,2 -1,n,n,位地址信号,m,位输出信号,字线,位线,字线数,位线数,组成：,存储矩阵、地址译码器和输出缓冲器组成,*ROM 的结构框图及原理 二、ROM 结构及原理 地址译,存储器结构及工作原理(1),*电路图,地址译码器,存储矩阵,输出缓冲器,存储器结构及工作原理(1)*电路图地址译码器存储矩阵输,存储器结构及工作原理(1),*电路图 *分析,W,i,称为字线,地址译码器_由二极管与门构成。,对地址线A,1,A,0,有:,地址译码器,存储器结构及工作原理(1)*电路图,存储器结构及工作原理(2),*电路图 *分析,当,EN,=0,D,i,=,d,i,D,i,称为位线(数据线/输出线),(2)存储矩阵_由二极管或门构成,(3)输出缓冲器_对输出三态控制,提高驱动负载能力。,输出缓冲器,存储矩阵,存储器结构及工作原理(2)*电路图,存储器结构及工作原理(3),*分析：,(1)地址译码器,_由二极管与门构成。,对n位地址信号，输出2,n,位字线（,W,i,）,(2)存储矩阵_,由二极管或门构成。,输出m 位位线（,D,i,）,(3)输出缓冲器_,由三态门构成,D,i,=,d,i,(当三态控制端,EN,有效时),*ROM的结构特点:,与阵列+或阵列 输出为:与或式,固定结构,可编程,存储器结构及工作原理(3)*分析：*ROM的结构特点,只读存储器的其它构成形式_A,ROM 的三极管结构图：,*只读存储器的其它构成形式_A,存储单元,由三极管构成:当W,i,选通时,对应输出D为1。,(字线和位线交叉处存“1”),只读存储器的其它构成形式_AROM 的三极管结构图：*只读存,只读存储器的其它构成形式_B,ROM 的MOS管结构图：,存储单元由MOS管构成,(字线和位线交叉处存“0”,经反相器输出为“1”),只读存储器的其它构成形式_BROM 的MOS管结构图：存储单,只读存储器的其它构成形式_PROM,PROM 的结构原理图和,工作原理:,特点:,在存储矩阵的每个交叉点上全部制作存储元件(存入“1”),存储元件与位线之间加入熔丝,若某存储单元存人“0”,只须将该熔丝通过大电流烧断即可.,只读存储器的其它构成形式_PROMPROM 的结构原理图和工,只读存储器的其它构成形式_PROM原理,PROM 的结构原理图:,原理:,（1）选中要写入0的单元；,（2）在数据端（D,7,）加入编程脉冲，经写入放大器后，在较大的脉冲电流作用下，将熔丝熔断。,只读存储器的其它构成形式_PROM原理PROM 的结构原理图,只读存储器的简化形式及数据表,ROM图的简化结构图:,地 址,数 据,A,1,A,0,D,3,D,2,D,1,D,0,0,0,0,1,0,1,0,1,1,0,1,1,1,0,0,1,0,0,1,1,1,1,1,0,对应的数据表:,只读存储器的简化形式及数据表ROM图的简化结构图:地,存储容量：用,“字数,位数(即字长)”,表示存储器中,存储单元的数量。,2.存储容量及其表示,用,“M”表示“1024 K”,，即 1 M=1024 K=2,10,K=2,20,例如，一个 32,8 的 ROM，表示它有 32 个字,地址线为5位，字长为 8 位，存储容量是 32,8=256。,对于大容量的 ROM常用,“K”表示“1024”,，即 1 K=1024=2,10,例如，一个 64 K,8 的 ROM，表示它有 64 K 个字，字长为 8 位，存储容量是 64 K,8=512 K。,一、,ROM 存储容量,例如，一个存储容量为 1024,12的ROM,。表示它有1024个字，10位地址线，字长为12位。,存储容量：用“字数 位数(即字长)”表示存储器中2,只读存储器的存储容量,存储容量:,字数,位数,例1:,如图所示ROM的存储容量为:,例2:,已知某个ROM的存储容量为:16 2,则其地址线为:字线为:数据线为:,例3:,ROM的存储容量为:1024 8,则其地址线为:字线为:数据线为:,4 16 2,10 1024 8,4 4,只读存储器的存储容量存储容量:字数 位数例2:已,三.随机存储器,随机存储器RAM,(Random Access Memory),特点:,随机存储器的基本结构,静态随机存储器,动态随机存储器,三.随机存储器,可从存储单元中读出数据,也可将数据写入指,定的单元中(可读/写存储器),(2)掉电后,存储的数据消失(丢失),三.随机存储器随机存储器RAM(Random Acces,随机存储器的基本结构,RAM结构图：,RAM(2114),的结构框图,*地址译码器,(与阵列),*存储矩阵,(或阵列),*读/写控制电路,其中:,*读/写控制端（,R/W,）,:控制数据的读出和写入操作。,当,R/W,=1,为读操作,当,R/W,=0,为写操作,*片选控制信号,CS,：当,CS,=0,RAM正常工作,组成:,3.1,随机存储器的基本结构,双译码编址方式,随机存储器的基本结构RAM结构图：RAM(2114)的结构框,RAM(2114)的结构框图,特点:,地址译码器(,行地址译码(A,3,-A,8,),列地址译码(A,0,-A,2,A,9,),),存储单元 （,SR,锁存器,）,读写控制电路及,I,/,O,输出,存储单元矩阵,读写控制电路,行、列地址译码器,RAM(2114)的结构框图特点:地址译码器(行地址译,静态随机存储器（SRAM）,组成：,地址译码器、存储矩阵、读/写控制电路,其中：,地址译码器可分为：行地址译码器、,列地址译码器,SRAM的静态存储单元,逻辑符号,特点：,由双极性器件或CMOS器件构成。用触发器作为记忆元件。没有读/写操作时，能保留原有信息。（不需刷新）,I,/,O,:输入/输出端(m),A,n-1,A,0,:地址输入端(n),R/S,:读/写控制端,CS,:片选端,静态随机存储器（SRAM）组成：地址译码器、存储矩阵、读/写,静态随机存储器SRAM的存储单元,SRAM,电路结构单元：,分析:,*,六管增强型NMOS管,存储单元T,1,T,2,T,3,T,4,(SR锁存器),*,字线：X,i,_ T,5,、T,6,控制触发器Q与位线B,j,连接,X,i,=1 所在行被选中。T,5,T,6,导通,字线：Y,j,_ T,7,T,8,控制B,j,(Q)与读/写控制电路连接,Y,i,=1 所在列被选中。T,7,T,8,导通,第i行,第j列单元与缓冲器相连,*,CS 片选控制端,当CS=1:A,1,A,2,A,3,均高阻,当CS=0:R/W=1 A,1,导通,读出数据,R/W=0 A,2,A,3,导通,写入数据.,*,R/W读写控制端,静态随机存储器SRAM的存储单元SRAM电路结构单元：,2.动态随机存储器,（DRAM）,组成,（与SRAM相同）,地址译码器、存储矩阵、读/写控制电路,（1）采用电容作为记忆元件。,对C充电存储数据“1”；C放电存储数据“0”,（2）由于电荷泄漏，需进行动态刷新，以保存数据,逻辑符号,（与SRAM相同）,和,结构图,特点：,动态随机存储器（DRAM）,2.动态随机存储器（DRAM）组成（与SRAM相同）（1）采,*动态随机存储器,（DRAM）,-单管存储单元,单管动态存储单元.,写操作,-字线X给高电平,位线Y上的数据经T被存入C,S,中.,读操作,-字线X给高电平,C,S,经T向位线上的C,B,提供电荷,使位线获得读出的信号电平.,电路结构单元,动态存储单元是利用,MOS管,栅极电容,可以存储电荷的原理。,其它结构的动态随机存储器,由于栅极电容的容量很小,电荷保存的时间有限.为了及时补充漏掉的电荷以避免存储的信号丢失,必须定时给栅极电容补充电荷-称为刷新(或再生),*DRAM-单管存储单元,*动态随机存储器（DRAM）-单管存储单元单管动态存储单元,*动态随机存储器（DRAM）结构图,电路结构单元,T1、T2为NMOS管.数据以电荷形式存储在其栅极电容C1、C2上。若C1充电，同时C2未被充电，则T1导通，T2截止-称存储0；反之存储1,预充电电路,*DRAM结构图,*动态随机存储器（DRAM）结构图电路结构单元T1、T2为N,四.存储器容量的扩展,存储器容量的扩展:,(将若干片ROM/RAM组合,形成容量更大的存储器),扩展方式:,(1)位扩展;,(2)字扩展;,(3)位、字同时扩展,位扩展方式,字扩展方式,位、字扩展方式,四.存储器容量的扩展,四.存储器容量的扩展存储器容量的扩展:四.存储器容量的扩展,4.1 位扩展