抢答器电路的设计方案课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,数字电子技术,2024/11/19,59,任务,3.1,认识,RS,触发器,任务,3.2,认识,D,触发器,任务,3.3,认识,JK,触发器,任务,3.4,触发器的相互转换,抢答器电路的设计,项目,3,小 结,任务3.1 认识RS触发器任务3.2 认识D触,任务,3.1,认识,RS,触发器,学习目标：,认识由,与非,门构成的基本,RS,触发器的电路结构，掌握基本,RS,触发器,的逻辑,功能,。,了解同步,RS,触发器的逻辑,功能、工作特点及其,特性方程,。,任务3.1 认识 RS 触发器 学习目标：认识由与非门构成,Flip - Flop,，简写为,FF,，又称双稳态触发器。,一个触发器可存储,1,位二进制数码,一、触发器概述,1.,基本,特点,(,1,),具有两个在逻辑上互反的输出端,Q,和,Q,，且这两个输出端具有两个稳定状态,(,简称稳态,),。当,Q,=,0,、,Q,=,1,时，称为,0,状态；,Q,=,1,，,Q,= 0,时，称为,1,状态。,(2),在输入信号作用下，触发器的两个稳定状态可相互转换,(,称为状态的翻转,),。,输入信号消失后，新状态可长期,保持下来，因此具有记忆功能，可存储二进制信息。,Flip - Flop，简写为 FF，又称双稳态触发器。一,2.,触发器,的作用,触发器,有记忆功能，,由它构成的电路在某时刻的输,出不仅取决于该时刻的输入，还与电路原来状态有关。,而门电路无记忆功能，由它构成的电路在某时刻的输,出完全取决于该时刻的输入，与电路原来状态无关。,触发器和门电路,是构成数字电路的基本单元。,2. 触发器的作用触发器有记忆功能，由它构成的电路在某时,根据逻辑功能不同分为,RS,触发器,D,触发器,JK,触发器,T,触发器,T,触发器,根据触发方式不同分为,电平触发器,边沿触发器,根据电路结构不同分为,4.,触发器逻辑功能的描述方法,主要有特性表、特性方程、激励表,(,又称驱动表,),、状态转换图和波形图,(,又称时序图,),等。,基本,RS,触发器,同步触发器,边沿触发器,3.,触发器的类型,根据逻辑功能不同分为 RS 触发器 D 触发器 JK,二、由,与非,门组成的基本,RS,触发器,1.,电路组成,Q,Q,S,D,R,D,G,1,G,2,Q,Q,S,D,R,D,S,R,S,D,R,D,Q,Q,Q,=,1,，,Q,=,0,时，称为触发器的,1,状态，记为,Q,=,1,；,Q,=,0,，,Q,=,1,时，称为触发器的,0,状态，记为,Q,=,0,。,R,D,置,0,端，也称复位端。,R,即,Reset,。,S,D,置,1,端，也称置位端。,S,即,Set,。,互补输出端，正常工作时，它们的输出状态相反。,低电平有效,二、由与非门组成的基本 RS 触发器 1.电路组成QQSDR,Q,Q,S,D,R,D,G,1,G,2,1,1,0,1,1,0,0,0,S,D,R,D,功 能 说 明,输 入,Q,Q,输 出,2.,逻辑功能,0,1,1,1 1,0,触发器被置,0,触发器置,0,1,0,QQSDRDG1G211011000SDRD 功 能 说 明,Q,Q,S,D,R,D,G,1,G,2,1,1,0,1,1,0,0,0,S,D,R,D,功 能 说 明,输 入,Q,Q,输 出,2.,逻辑功能,Q,Q,输 出,1,0,0,1 1,1,触发器被置,1,触发器置,0,1,0,触发器置,1,0,1,QQSDRDG1G211011000SDRD 功 能 说 明,Q,Q,S,D,R,D,G,1,G,2,1,1,0,1,1,0,0,0,S,D,R,D,功 能 说 明,输 入,Q,Q,输 出,2.,逻辑功能,Q,Q,输 出,1,1,触发器置,0,1,0,触发器置,1,0,1,触发器保持原状态不变,不 变,&,&,G,1,门输出,G,2,门输出,QQSDRDG1G211011000SDRD 功 能 说 明,Q,Q,S,D,R,D,G,1,G,2,1,1,0,1,1,0,0,0,S,D,R,D,功 能 说 明,输 入,Q,Q,输 出,2.,逻辑功能,输出状态,不定,(,禁用,),不 定,Q,Q,输 出,触发器置,0,1,0,触发器置,1,0,1,触发器保持原状态不变,不 变,0,0,1,1,输出既非,0,状态，也非,1,状态。当,R,D,和,S,D,同时由,0,变,1,时，输出状态可能为,0,，也可能为,1,，即输出状态不定。因此，这种情况禁用。,QQSDRDG1G211011000SDRD 功 能 说 明,触发器次态,Q,n,+1,与输入信号和电路原有状态,（,现态,Q,n,）,之间关系的真值表。,3.,特性表,0,0,0,0,1,0,Q,n+1,=,Q,n+1,=1,，状态错误，因此不允许。,0,1,1,0,1,0,1,0,0,触发器,置,0,1,0,1,0,1,1,0,0,触发器,置,1,1,1,1,1,1,1,0,0,1,触发器,保持原状态不变,说 明,Q,n,Q,n,S,D,R,D,与非,门组成的基本,RS,触发器特性表,1,1,1,1,0,0,Q,n,+1,0,0,1,1,1,1,0,0,1,1,Q,n,+1,说明：,S,D,和,R,D,输入为低电平有效。,S,D,=0,时，,Q,被置,0,。,R,D,=0,时，,Q,被置,1,。但,S,D,和,R,D,不能同时为,0,，否则,Q,和,Q,的状态不再,互反，出现错误,且当,S,D,和,R,D,由,0,同时变,1,时，,Q,端,的状态不定。,触发器次态 Qn+1 与输入信号和电路原有状态（现态Qn,S,D,端 和,R,D,端不能同时为,0,，即,R,D,+,S,D,=,1,称约束条件,3.,特性表,0,0,0,0,1,0,Q,n+1,=,Q,n+1,=1,，状态错误，因此不允许。,0,1,1,0,1,0,1,0,0,触发器,置,0,1,0,1,0,1,1,0,0,触发器,置,1,1,1,1,1,1,1,0,0,1,触发器,保持原状态不变,说 明,Q,n,Q,n,S,D,R,D,与非,门组成的基本,RS,触发器特性表,1,1,1,1,0,0,Q,n,+1,0,0,1,1,1,1,0,0,1,1,Q,n,+1,SD 端 和 RD 端不能同时为 0，即,两个信号输入端信号名上的非号与信号名构成一个不可拆分的的符号，仅表示输入低电平有效，而不能参与非运算。,注意,3.,特性表,0,0,0,0,1,0,Q,n+1,=,Q,n+1,=1,，状态错误，因此不允许。,0,1,1,0,1,0,1,0,0,触发器,置,0,1,0,1,0,1,1,0,0,触发器,置,1,1,1,1,1,1,1,0,0,1,触发器,保持原状态不变,说 明,Q,n,Q,n,S,D,R,D,与非,门组成的基本,RS,触发器特性表,1,1,1,1,0,0,Q,n,+1,0,0,1,1,1,1,0,0,1,1,Q,n,+1,两个信号输入端信号名上的非号与信,4.,特性方程,触发器次态,Q,n,+1,与输入信号,R,D,、,S,D,及现态,Q,n,之间的逻辑关系表达式。,特性方程,(,约束条件,),R,D,+,S,D,=,1,基本,RS,触发器,Q,n,+1,的卡诺图,R,D,S,D,Q,n,0,1,00 01,11,10,0,0,1,1,1,0,基本,RS,触发器,特性表,0,1,1,0,0,1,0,1,0,0,0,0,Q,n,S,D,R,D,1,0,0,1,1,0,1,0,1,1,1,1,0,1,0,Q,n,+1,0,1,1,不允许,4. 特性方程触发器次态 Qn+1 与输入信号 RD、,解：,例,设下图中触发器初始状态为,0,，试对应输入波形,画出,Q,和,Q,的波形。,保持,初态为,0,，故保持为,0,。,置,0,保持,Q,置,1,Q,Q,S,D,R,D,S,R,S,D,R,D,Q,解：例 设下图中触发器初始状态为 0，试对应输入波形保持,基本,RS,触发器的两种形式比较,功能归纳,Q,n,1,1,1,0,1,0,1,0,不定,0,0,Q,n,+1,S,D,R,D,不允许,1,1,0,0,1,1,1,0,Q,n,0,0,Q,n,+1,S,D,R,D,Q,Q,S,D,R,D,S,R,Q,Q,S,D,R,D,S,R,逻,辑,符,号,置,0,、置,1,信号,低电平有效,置,0,、置,1,信号,高电平有效,注意,弄清输入信号是低电平有效还是高电平有效。,基本 RS 触发器的两种形式比较功能归纳Qn1110101,基本,RS,触发器的优缺点,优点,缺点,电路简单，是构成各种触发器的基础。,输出受输入信号直接控制，不能定时控制。,不易实现多个触发器的同步。,2.,有约束条件。,基本 RS 触发器的优缺点 优点缺点电路简单，是构成各种触发,Synchronous Flip - Flop,在数字系统中，为了协调各部分有节拍地工作，常,常要求一些触发器在同一时刻动作。为此，必须采用同,步脉冲，使这些触发器在同步脉冲作用下根据输入信号,同时改变状态，而在没有同步脉冲输入时，触发器保持,原状态不变，这个同步脉冲称为,时钟脉冲,CP,。,具有时钟脉冲控制的触发器称为,时钟触发器,，,又称,同步触发器,。,三、同步,RS,触发器,同步触发器,Synchronous Flip - Flop 在数字系,Q,Q,G,1,G,2,S,R,G,3,G,4,CP,Q,3,Q,4,工作原理,CP,=,0,时，,G,3,、,G,4,被封锁，输入信号,R,、,S,不起作用。基本,RS,触发,器的输入均为,1,，触发器,状态保持不变。,0,1,1,1.,电路组成,基本,RS,触发器,增加了由时钟,CP,控制的门,G,3,、,G,4,三、同步,RS,触发器,QQG1G2SRG3G4CPQ3Q4工作原理 CP,Q,Q,G,1,G,2,S,R,G,3,G,4,CP,Q,3,Q,4,1,S,R,工作原理,CP,=,0,时，,G,3,、,G,4,被封锁，输入信号,R,、,S,不起作用。基本,RS,触发,器的输入均为,1,，触发器,状态保持不变。,CP,=,1,时，,G,3,、,G,4,解除封锁，将输入信号,R,和,S,取,非,后送至基本,RS,触发器的输入端。,1.,电路组成,三、同步,RS,触发器,QQG1G2SRG3G4CPQ3Q41SR工作原理 ,Q,Q,1,S,C,1,1,R,Q,Q,G,1,G,2,S,R,G,3,G,4,CP,Q,3,Q,4,RS,功能,R,D,S,D,2.,逻辑功能,异步置,0,端,R,D,和异步置,1,端,S,D,不受,CP,控制。,实际应用中，常需要利用异步端预置触发器状,态,(,置,0,或置,1,),，预置完毕后应使,R,D,=,S,D,=,1,。,S,S,D,R,R,D,S,CP,R,不定,1,1,0,0,1,1,1,0,Q,n,0,0,Q,n,+1,S,R,1,CP,0,Q,n,R,、,S,信号高电平有效,QQ1SC11RQQG1G2SRG3G4CPQ3Q4RS功能,同步,RS,触发器,Q,n,+1,的卡诺图,R,SQ,n,0,1,00 01,11,10,0,0,1,1,1,0,3.,特性表、特性方程,0,0,0,0,1,0,1,0,1,0,1,0,1,0,1,1,0,1,0,1,1,0,0,0,1,1,1,1,0,1,Q,n,+1,Q,n,S,R,特性表,特性方程,RS,=,0,(,约束条件,),CP,=,1,期间有效,同步RS 触发器 Qn+1的卡诺图RSQn000 0111,状态转换图,4.,驱动表及状态转换图,驱动表,R,=,0,S,=,1,0 1,R,=,S,=,0,R,=,0,S,= ,R,=,1,S,=,0,1,0,0,S,1,0,0,0,0,1,1,0,1,0,1,R,Q,n,+1,Q,n,根据触发器的现态,Q,n,和次态,Q,n,+1,的取值来确定输入信号取值的关系表，称为触发器的驱动表，又称激励表。,状态转换图表示触发器从一个状态变化到另一个状态或保持原状态不变时，对信号,(,R,、,S,),提出的要求。,状态转换图 4. 驱动表及状态转换图驱动表R = 00,TTL,锁存器四,RS,锁存器,CT74LS279,1.,电路组成,四、集成锁存器,(,a) 逻辑电路一； (b) 逻辑电路二； (c) 逻辑符号,TTL锁存器四RS 锁存器 CT74LS279 1.,锁存器置,1,1,锁存器,保持原状态不变,Q,n,锁存器置,0,1,锁存器状态不定，不允许,2.,逻辑功能,1,1,0,1,1,0,0,0,S,R,功 能 说 明,输 入,输 出,Q,n+,1,锁存器置11锁存器保持原状态不变Qn锁存器置01锁存器状态不,任务,3.2,认识,D,触发器,理解同步,D,触发器和边沿,D,触发器的工作特点。,学习目标：,掌握,D,触发器的,逻辑功能和特性方程。,任务3.2 认识D触发器 理解同步 D 触发器和边,1.,电路组成,D,Q,Q,1S,1R,C1,CP,Q,Q,1,D,D,C,1,CP,一、,同步,D,触发器,1. 电路组成DQQ1S1RC1CPQQ1DDC1CP一、同,2.,逻辑功能,D,Q,Q,1S,1R,C1,CP,称为,D,功能,特点：,Q,n,+1,跟随,D,信号变化,不变,Q,n,0,置,0,置,1,0,1,0,1,1,说明,Q,n,+1,D,CP,同步,D,触发器功能表,工作原理,CP,=,0,时，触发器不受,D,端输入信号的控制。保持原状态不变，,CP,=,1,时，触发器可接受,D,端输入的信号，其状态翻到和,D,的状态相同。,2. 逻辑功能DQQ1S1RC1CP称为 D 功能特点：Q,3.,特性表和特性方程,同步,D,触发器,Q,n,+1,的卡诺图,D,Q,n,0,1,0 1,0,0,1,1,Q,n,+1,=,D,无约束条件,特性方程,CP,=,1,期间有效,0,0,1,1,0,1,0,1,0,0,1,1,Q,n,+1,Q,n,D,特性表,0,0,0,0,1,1,1,1,3. 特性表和特性方程同步D触发器Qn+1的卡诺图DQn00,4.,驱动表及状态转换图,驱动表,1,0,0,0,1,0,1,1,0,1,1,0,D,Q,n,+1,Q,n,0,1,D,=,1,D,=,0,D,=,0,D,=,1,状态转换图,4. 驱动表及状态转换图驱动表100010110110DQn,二、边沿,D,触发器,Edge - Triggered Flip - Flop,边沿触发器只能在时钟脉冲,CP,上升沿,(,或,下降沿,),时刻接收输入信号，因此，,电路状态只能,在,CP,上升沿,(,或下降沿,),时刻翻转。,在,CP,的其,他时间内，电路状态不会发生变化，这样就提高,了触发器工作的可靠性和抗干扰能力。边沿触发,器没有空翻现象。,边沿触发器,二、边沿D 触发器Edge - Triggered Fli,1.,逻辑符号,二、边沿,D,触发器,（,a,）上升沿触发,（,b,）下降沿触发,1. 逻辑符号二、边沿D 触发器（a）上升沿触发,二、边沿,D,触发器,Q,n,+1,=,D,CP,上升沿（或下降沿）到达时刻有效,2.,特性方程,二、边沿D 触发器Qn+1 = DCP上升沿（或下降沿）到达,二、边沿,D,触发器,3.,集成边沿,D,触发器,TTL,系列集成边沿,D,触发器,74LS74,。该芯片内含,2,个,D,触发器，它们具有各自独立的时钟触发端,(CP),及置位,(S,D,),、复位,(R,D,),端。,二、边沿D 触发器3. 集成边沿D触发器 TTL系列,双上升沿,D,触发器,(74LS74),(a),外引线图,(b),逻辑符号,二、边沿,D,触发器,双上升沿D触发器 (74LS74) 二、边沿D 触发器,CT74LS74,逻辑符号,CT74LS74,功能表,1,0,0,Q,n,0,1,1,置,0,1,1,1,1,保持,0,0,1,1,异步置,1,1,0,1,异步置,0,0,1,0,说 明,Q,n,+1,D,CP,S,D,R,D,不允许,置,1,异步置,0,端,R,D,和异步置,1,端,S,D,的置,0,、置,1,信号对,触发器的控制作用优先于,CP,和,D,的信号。,CT74LS74,工作时，不允许,R,D,和,S,D,同时取,0,，应取,R,D,=,S,D,=,1,。,二、边沿,D,触发器,CT74LS74逻辑符号 CT74LS74功能表100,任务,3.3,认识,JK,触发器,理解同步,JK,触发器和边沿,JK,触发器的工作特点。,学习目标：,掌握,JK,触发器的,逻辑功能和特性方程。,任务3.3 认识JK触发器 理解同步 JK 触发器,1.,电路结构,Q,Q,1,J,J,C,1,CP,1,K,K,逻辑符号,一、同步,JK,触发器,Q,Q,G,1,G,2,J,K,G,3,G,4,CP,1. 电路结构QQ1JJC1CP1KK逻辑符号一、同步JK触,Q,Q,G,1,G,2,J,K,G,3,G,4,CP,功能表,2.,逻辑功能,称为,JK,功能，即,JK,=,00,时，保持；,JK,=,11,时，翻转；,J,K,时,Q,n,+1,值与,J,相同。,1,说明,Q,n,+1,K,J,CP,不变,Q,n,0,0,置,0,0,1,0,翻转,1,1,置,1,1,0,1,不变,Q,n,0,Q,n,工作原理,CP,=,0,时，,G,3,、,G,4,被,封锁，都输出,1,，触发器,保持原状态不变。,CP,=,1,时，,G,3,、,G,4,解,除封锁，输入,J,、,K,端的,信号可控制触发器的状态。,QQG1G2JKG3G4CP功能表 2. 逻辑功能称为 JK,特性表,同步,JK,触发器,Q,n,+1,的卡诺图,J,KQ,n,0,1,00 01,11,10,0,0,1,1,1,1,0,0,3.,特性表和特性方程,1,0,0,1,1,1,1,1,1,1,0,1,0,0,1,1,0,0,0,1,1,1,0,0,0,0,K,0,1,0,1,0,0,Q,n,+1,Q,n,J,无约束条件,特性方程,CP,=,1,期间有效,特性表 同步JK触发器Qn+1的卡诺图JKQn000 01,4.,驱动表及状态转换图,0,1,J,=,0,K,=,J,=,1,K,=,J,=,K,=,0,J,=,K,=,1,状态转换图,驱动表,0,1,K,1,0,0,0,1,0,1,1,0,1,J,Q,n,+1,Q,n,4. 驱动表及状态转换图0,同步触发器在,CP,=,1,期间接收输入信号，如输入信号在此期间发生多次变化，其输出状态也会随之发生翻转，这种现象称为触发器的空翻。,空翻现象限制了同步触发器的应用。,5,.,同步触发器的空翻,同步触发器在 CP = 1 期间接收输入信号，如输入信号,基本,RS,触发器,输入信号接收门,G,3,、,G,4,逻,辑,符,号,1.,电路结构,二、边沿,JK,触发器,基本 RS 触发器 输入信号接收门 G3、G4 逻1. 电路,特性方程,CP,下降沿到达时刻有效,功能表,说明,Q,n,+1,K,J,CP,不变,Q,n,0,0,置,0,0,1,0,翻转,1,1,置,1,1,0,1,不变,Q,n,0,1,Q,n,2.,逻辑功能,特性方程CP下降沿到达时刻有效功能表 说明Qn+1KJCP,例,如图所示为下降沿出发边沿,JK,触发器,CP,、,J,、,K,端的输入电压波形，试画出输出,Q,端的电压波形。设触发器的初始状态为,Q,=,0,。,解：,Q,1,0,0,1,1,1,0,0,0,1,J,CP,K,1 2 3 4 5,例 如图所示为下降沿出发边沿JK触发器 CP、J、K,3.,集成边沿,JK,触发器,CT74LS112,CT74LS112,逻辑符号,1,0,0,Q,n,1,1,1,在,CP,时刻执行,JK,功能,Q,n,1,1,1,1,1,0,1,1,1,0,1,0,1,1,保持,Q,n,0,0,1,1,异步置,1,1,0,1,异步置,0,0,1,0,说 明,Q,n,+1,K,J,CP,S,D,R,D,不允许,CT74LS112,功能表,异步置,0,端,R,D,和异步置,1,端,S,D,输入的置,0,、置,1,信号优先于,CP,和,J,、,K,端的输入信号。,如,R,D,=,S,D,=,0,时，,Q,n,+1,=,Q,n+,1,=,1,，,这既不是,0,状态，也不是,1,状态。因此，在使用,CT74LS112,时，,这种情况是不允许的。触发器工作时，应取,R,D,=,S,D,=,1,。,3. 集成边沿 JK 触发器 CT74LS112CT74LS,3.,集成边沿,JK,触发器,CT74LS112,CT74LS112,逻辑符号,CT74LS112,功能表,在,R,D,=,S,D,=,1,时，触发器在,CP,下降沿到达时刻才,能接收,J,、,K,端的输入信号。,R,D,和,S,D,端输入的信号对触,发器的控制作用优先于,CP,和,J,、,K,端的信号。,1,0,0,Q,n,1,1,1,在,CP,时刻执行,JK,功能,Q,n,1,1,1,1,1,0,1,1,1,0,1,0,1,1,保持,Q,n,0,0,1,1,异步置,1,1,0,1,异步置,0,0,1,0,说 明,Q,n,+1,K,J,CP,S,D,R,D,不允许,3. 集成边沿 JK 触发器 CT74LS112CT74LS,任务,3.4,触发器,的相互转换,认识,T,触发器和,T,触发器,的逻辑,功能。,学习目标：,掌握,不同功能触发器相互转换的方法。,任务3.4 触发器的相互转换 认识T触发器和T触,由,JK,触发器或,D,触发器构成，主要是用来简化集成计数器的逻辑电路。,Q,Q,T,T,逻辑符号,Q,Q,C,1,CP,1,T,C,1,1,T,CP,上升沿触发,下降沿触发,T,触发器是根据,T,端输入信号的不同，在时钟脉冲,CP,作用下具有翻转和保持功能的电路。,T,触发器是指每输入一个时钟脉冲,CP,，状态变化一次的电路。它实际上是,T,触发器的翻转功能。,一、,T,触发器和,T,触发器,由 JK 触发器或 D 触发器构成，主要是用,保持,翻转,Q,n,Q,n,0,1,说明,Q,n,+1,T,CP,功能表,1.,JK,触发器构成,T,和,T,触发器,Q,Q,T,T,触发器,C,1,1,J,CP,1,K,Q,Q,C,1,CP,1,J,T,触发器,1,K,T,=1,特性方程,特性方程,翻转,Q,n,1,说明,Q,n,+1,T,CP,功能表,保持Qn0说明Qn+1TCP功能表 1. JK 触发器构成,2.,D,触发器构成,T,和,T,触发器,Q,Q,C,1,CP,1,D,T,触发器,特性方程,特性方程,Q,Q,T,T,触发器,C,1,1,D,CP,=1,2. D 触发器构成 T 和 T触发器QQC1CP1DT,二、触发器五种逻辑功能的比较,无约束，,但功能少,无约束，,且功能强,令,J,=,K,=,T,即可,令,J,=,K,=,1,即可,D,功能,1,0,Q,n,+1,1,0,D,Q,n,+1,=,D,T,功能,Q,n,Q,n,Q,n,+1,1,0,T,JK,功能,Q,n,1,0,Q,n,Q,n,+1,1,1,0,1,1,0,0,0,K,J,Q,n,+1,=,JQ,n,+,KQ,n,T,功能,(,计数功能,),在,J,=,K,=,1,时，只有,CP,输入端，无数据输入端。来一个,CP,翻转一次。,Q,n,+1,=,Q,n,RS,功能,不定,0,1,Q,n,Q,n,+1,1,1,0,1,1,0,0,0,S,R,Q,n,+1,=,S,+,RQ,n,RS,=,0,(,约束条件,),二、触发器五种逻辑功能的比较无约束，无约束，令 J = K,三、不同功能触发器的相互转换,1.,JK,D,因此，令,J,=,K,=,D,已有,Q,n,+1,=,JQ,n,+,KQ,n,欲得,Q,n,+1,=,D,Q,Q,CP,D,C1,1J,1K,转,换,方,法,(,1,),写出待求触发器和给定触发器的特性方程。,(,3,),画出用给定触发器实现待求触发器的电路。,(,2,),比较上述特性方程，得出给定触发器中输入,信号的接法。,三、不同功能触发器的相互转换1. JK D因,三、不同功能触发器的相互转换,2.,JK,T,、,T,Q,Q,C1,1J,1K,Q,Q,CP,1,C1,1J,1K,T,CP,3.,D,JK,已有,Q,n,+1,=,D,欲得,Q,n,+1,=,JQ,n,+,KQ,n,因此，令,Q,Q,CP,J,C1,1D,K,三、不同功能触发器的相互转换2. JK T、,4.,D,T,已有,Q,n,+1,=,D,欲得,Q,n,+1,=,已有,Q,n,+1,=,D,欲得,Q,n,+1,=,Q,n,因此，令,D,=,Q,n,因此，令,D,=,Q,Q,CP,C1,1D,Q,Q,CP,C1,1D,T,5.,D,T,4. D T已有 Qn+1 = D 已有 Q,触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。,小 结,触发器的两个基本特点：有两个稳定状态；,在外信号作用下，两个稳定状态可相互转换，,没有外信号作用时，保持原状态不变。因此，,触发器具有记忆功能，常用来保存二进制信息。,一个触发器可存储,1,位二进制码，存储,n,位二进制码则需用,n,个触发器。,触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能,触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图,(,又称时序图,),等。,触发器,根据逻辑功能不同分为,D,触发器,T,触发器,RS,触发器,JK,触发器,T,触发器,1,0,Q,n,+1,1,0,D,Q,n,+1,=,D,Q,n,Q,n,Q,n,+1,1,0,T,不定,0,1,Q,n,Q,n,+1,1,1,0,1,1,0,0,0,S,R,Q,n,+1,=,S,+,RQ,n,RS,=,0,(,约束条件,),Q,n,1,0,Q,n,Q,n,+1,1,1,0,1,1,0,0,0,K,J,Q,n,+1,=,JQ,n,+,KQ,n,只有,CP,输入端，没有数据输入端。,Q,n,+1,=,Q,n,触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关,电平触发器,边沿触发器,根据,触发方式不同分为,例如,Q,Q,1J,J,C1,CP,1K,K,Q,Q,1J,J,C1,CP,1K,K,电平触发器 边沿触发器 根据触发方式不同分为 例如QQ1JJ,分析触发器时应弄清楚,触发器的功能、触发方式和触发沿,(,或触发电平,),，并弄清楚异步输入端是否加上了有效电平。,边沿触发器只能,在,CP,(,或,CP,),时刻接收输入信号，其状态,只能在,CP,(,或,CP,),时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。,分析触发器时应弄清楚触发器的功能、触发方式和触发沿(或触发电,