4H-SiC功率MOSFETs栅介质材料研究详解

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,课题进展报告,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,课题进展报告,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,课题进展报告,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,课题进展报告,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,课题进展报告,*,4H-SiC 功率MOSFETs栅介质材料争论,2024/11/15,主 要 内 容,2024/11/15,2,引言,介质材料及其性质,物理模型与计算方法,介质材料对,4H-SiC MOS,电容电学特性的影响机理,介质材料对,4H-SiC MOSFET,电学特性的影响,总结,引言,3,2024/11/15,SiC 功率MOSFET具有功率密度大，能有效降低功率损耗，减小系统本钱，在逆变、输电、大功率、高温领域具有宽阔的应用前景；,在SiC上利用一般热氧化方法制备SiO2的工艺引入很高的界面态密度，易引起外表粗糙散射与界面陷阱效应，导致器件牢靠性降低：,SiC介电常数约为SiO2 的2.5倍，SiC体内发生雪崩击穿时，易导致SiO2提前击穿；,SiO2/SiC构造界面特性差，界面态密度高，导致SiC MOSFET沟道迁移率下降与阈值电压漂移；,试验说明通过改进氧化工艺如氮钝化可以改善界面特性，在NO/NO2中退火能提高迁移率至50cm2/Vs，但近导带底界面态密度增加，引起沟道迁移率降低；在POCl3中氧化退火能提高迁移率至89cm2/Vs，但由于P掺杂，氧化层陷阱电荷密度增加，阈值电压漂移现象明显；,各种高k介质材料用于替代SiO2以改善界面特性，如：Al2O3，HfO2，AlN，La2O3，Y2O3，Ta2O5，其中Al2O3和HfO2与4H-SiC由于较好的热稳定性和很高的k值，近年来争论的较多，但由于这两种材料禁带宽度小，与4H-SiC导带底能量差较小，引起栅漏电流密度增加；,主要的介质材料及其性质,2024/11/15,4,物理模型与计算方法,2024/11/15,5,模拟中使用的器件构造a与掺杂分布b,物理模型：禁带窄化模型，俄歇复合模型，SRH复合模型，依靠于温度和掺杂浓度的迁移率模型，碰撞电离模型，依靠于温度和掺杂的载流子寿命模型,载流子统计模型：费米狄拉克,2024/11/15,6,不同频率下,MOS,电容的,C-V,特性：,(a)sample A:HfO,2,(3.7 nm)/SiO,2,(7.5 nm)/SiC,(b)sample B:HfO,2,(3.2 nm)/SiO,2,(15.5 nm)/SiC,(c)sample C:HfO,2,/SiC,and(d)sample D:Al/HfO,2,/SiO,2,/Si.,介质材料对,MOS,电容电学特性的影响机理,2024/11/15,7,俄歇电子能谱测试结果：,(a)sample A and(b)sample B.,和试验已经证明，在高k介质层和SiC之间插入SiO2缓冲层作为势垒层，能有效阻碍电子从半导体放射到介质层。,sample B XPS,测试结果,(a)Si2p,(b)C 1s,(c),元素组分比,.,介质材料对,MOS,电容电学特性的影响机理,MOS构造的SEM图,2024/11/15,8,漏源偏压不变时，随着栅极电压从负压增加到正压，MOSFET从积存到耗尽再到反型，栅极电流密度随着介质常数增加而减小。但随着栅极电压增加，电场增加，且由于高k材料与4H-SiC较小的能带差conduction band offset，栅极电流密度增加。,介质材料对,MOSFET,电学特性的影响,栅极电流密度,漏源电压为,10V,2024/11/15,9,300K时，不同厚度的SiO2和Al2O3介质层对栅电流密度的影响：栅电流密度随着介质层厚度增加而减小，对一样厚度的栅介质层，Al2O3有更小的栅极电流密度，Al2O3与4H-SiC材料的导带差较小，但能有效抑制界面载流子注入。,介质材料对,MOSFET,电学特性的影响,栅极电流密度,2024/11/15,10,阈值电压受介质层材料、类型、厚度、外延层掺杂浓度、界面固定电荷浓度、器件构造参数沟道长度、沟道宽度等影响；对给定的栅介质材料，阈值电压随着介质层厚度增加而线性增加，但使用高-k材料时，阈值电压的变化受到抑制。,对一样厚度的栅介质材料，阈值电压随着介电常数增加而减小，从SiO2到HfO2，阈值电压漂移近2.5V，同时引起跨导增加。沟道外表电势分布依靠于栅介质介电常数，对4H-SiC，随着栅介质介电常数增加，从源极到沟道区和漏极的电场线增加，电势降低，因此阈值电压降低。,介质材料对,MOSFET,电学特性的影响,阈值电压,2024/11/15,11,对每一种介质，在介质层和,4H-SiC,界面存在的电荷和能量态，如,SiO,2,/4H-SiC,界面处存在的碳簇，,Si,、,C,悬挂键，引起了沟道区电子散射，降低了沟道区电子迁移率，导致,F-N,隧穿；同时，,SiC/,介质层界面处的快态以及固定电荷也会引起阈值电压漂移。,介质材料对,MOSFET,电学特性的影响,阈值电压,2024/11/15,12,对一样厚度的不同介质材料，随着界面态密度增加，高k介质有助于减小阈值电压的漂移程度。,介质材料对,MOSFET,电学特性的影响,阈值电压,总结,2024/11/15,13,SiC MOSFET因诸多优点具有宽阔的应用前景，但因SiC MOS构造界面态密度高、界面特性差，阻碍了其应用与进展，使用N、P钝化能在肯定程度上改善界面特性，提高迁移率，但阈值电压漂移等牢靠性问题，试验争论说明，相比传统SiO2，利用高k介质或叠层介质能进一步改善SiC MOS界面特性：,高k介质层有助于降低介质层中的电场和栅极电流密度；,高k介质层能有效抑制阈值电压变化；,对一样数量级的界面态密度，高k介质层能减小阈值电压的漂移量；,高k介质层/SiO2/SiC叠层构造有助于削减衬底间隙原子和氧空位，因此能降低边界陷阱密度和界面处的杂质散射，提高沟道迁移率。,Reference:,Active and Passive Electronic Components Volume2023(2023),Appl.Phys.Lett.101,253517(2023);,Appl.Phys.Lett.77,2054(2023);,2024/11/15,14,Thank you!,