10薄膜CVD技术教学课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第十章,薄膜化学汽相淀积（CVD）技术,10.1.,化学汽相淀积（CVD）原理,10.1.1.薄膜生长的基本过程(与外延相似),外延是一特殊的薄膜生长,1)参加反应的气体混合物被输运到沉积区,2)反应物分子由主气流扩散到衬底表面,3)反应物分子吸附在衬底表面,4）吸附物分子间或吸附分子与气体分子间 发生化学反应，生成化学反应产物和副产物，并沉积在衬底表面（或原子迁移到晶格位置）,5）反应副产物分子从衬底表面解吸,6）副产物分子由衬底表面外扩散到主气流 中，然后排出沉积区,10.1.2.Grove模型 和质量附面层模型,Grove模型:F,1,=h,G,(C,G,-C,S,),F,2,=k,S,C,S,G=F/,m,=k,S,h,G,/(k,S,+h,G,)(C,T,/,m,)Y,G=h,G,（C,G,/,m,）为高温下的质量输运控制,G=k,S,（C,G,/,m,）为较低温下的表面反应控制,质量附面层（速度界面层）模型:,可得：所以：,CVD原理的特点？,10.2.CVD反应室,气相沉积的反应控制模式主要为质量输运控制和表面反应控制。,质量输运控制：,工艺容易控制；反应温度较高，生成膜的质量较好，但容易引入污染和外延时的自掺杂，可能存在工艺上的不兼容；设备简单；生长与气流有关，厚度均匀性不易控制。,表面反应控制：,生长反应与气流无关，因而均匀性好，产量高；生长速率与温度有关，较难控制；生长温度低，污染小，但容易产生缺陷。,通过降低反应时的总气压，可以使D,G,（h,G,）增加，从而实现,表面反应控制。在这种情况下，生长速率降低，即使在进一步降低反应温度，也能较好地控制厚度和缺陷。,10.2.1 常压CVD（APCVD）13.5,特点：温度高，不适宜生长某些钝化膜,应用：较厚的膜生长,生长速率：,m/min,10.2.2 低压CVD（LPCVD）,通过降低反应时的总气压(0.252.0torr)，可以使D,G,（h,G,）增加，从而实现,表面反应控制。在这种情况下，生长速率降低（,nm/min），即使在进一步降低反应温度(500700,C)，也能较好地控制厚度和缺陷。由于温度低，反应生成的原子、分子的迁移动能低，容易形成堆积缺陷；因而有些介质膜不宜用LPCVD技术。,10.2.3 PECVD,为了进一步提高成膜质量，进一步降低反应温度和提高生长速率，采用了等离子增强CVD。,10.3.薄膜的性质及其生长,10.3.1.SiO,2,膜,CVD生长的SiO,2,膜的质量远不如热氧化SiO,2,膜。因而主要用于表面钝化和隔离介质膜工艺。而PSG已逐步成为主要的表面钝化表面钝化膜。CVD生长的SiO,2,也用于化合物半导体器件。,目前在金属化之前主要采用TEOS-LPCVD，而在金属化后主要采用PECVD技术,(?),。,TEOS（tetraethoxysilane，or Tetraethyl OrthoSilicate）（Si(OC,2,H,5,),4,）四乙基硅氧化膜的主要特点是台阶覆盖能力好，但生长温度较高，介电参数稍差。主要用于抗Al电迁移的“阻挡层”,(?),和深槽的“间隙壁”。（page 145 表、146页图）,10.3.2.PSG和BPSG膜,在TEOS氧化中加入少量磷或磷硼源（如：TMPO、TEB等）可形成PSG和BPSG。,PSG和BPSG膜的特点：金属离子吸除作用和低温热熔流特性,PSG具有比SiO,2,更好的低温熔流性而用于平坦化工艺，,由于PSG的稳定性较差，且对Al有腐蚀作用，现多用BPSG,。,10.3.3.氮化硅（Si,3,N,4,）和SiO,x,N,y,膜,由于Si,3,N,4,非常稳定和杂质掩蔽性，在IC工艺中主要作为掩膜或外层保护膜。,1）SiO,2,膜刻蚀的掩蔽,2）离子注入掩蔽膜,3）掩蔽SiO,2,膜不能掩蔽的杂质，如：Ga、Zn,4）局部氧化（LOCOS）掩蔽膜,5）多层布线金属间的介质隔离膜,6）抗碱金属扩散,但Si,3,N,4,/Si界面的应力很大，不宜直接在Si上生长Si,3,N,4,膜。SiO,x,N,y,膜是解决这一问题的途径之一。,氮化硅有结晶化形和无定形两种,在器件中常希望无定形氮化硅,（？）,用反应溅射法等物理方法和低温CVD法,可以制备无定形氮化硅膜，但以CVD为好。,（？）,常用PECVD法：,3SiH,2,Cl,2,+7NH,3,Si,3,N,4,+3NH,4,Cl+HCl+6H,2,用SiH,2,Cl,2,比用SiH,4,生长的膜致密。,刻蚀：氢氟酸、磷酸、氟基等离子体,Si,3,N,4,膜,SiO,2,膜,Si,浓HF中的腐蚀速率（埃/分）,150,50000,缓冲HF中的腐蚀速率（埃/分）,15,1000,磷酸中的腐蚀速率（埃/分）,100,10,5,氟基等离子体腐蚀速率（埃/分）,110,20,60,10.3.4.Al,2,O,3,膜,特点：,存在负电荷效应（可制Al,2,O,3,-SiO,2,复合栅结构MAOS）（？）,抗辐照能力强,抗碱金属迁移,耐腐蚀性好（包括NaOH）,Al,2,O,3,膜也有结晶化形和无定形两种,CVD：2AlCl,3,+3CO,2,+3H,2,Al,2,O,3,+3CO+6HCl,腐蚀：磷酸、氟基等离子体,Al,2,O,3,膜的缺点：应力大、工艺稳定性差、可光刻性差,10.3.4.多晶硅膜Poly-Si,1）半绝缘多晶硅膜（SIPOS）的特性和器件工艺作用,是一种近于电中性的半导体材料；,与Si的界面上的界面态少；,有独特机理的表面钝化作用：,a）表面离子沾污的静电屏蔽,b）提高器件的耐压水平,利用SIPOS膜的微弱导电性，p,+,区所加的负电位传到n区的表面；与SiO,2,膜中的正电荷作用相反，这种负电位使Si表面附近的电子浓度减少，从而使耗尽区的表面电场被削弱。,（功率器件的终端技术之一）,2）SIPOS膜的生长工艺,LPCVD：SiH,4,Si+2H,2,600650,C分解,a）工艺难点：,纯度的保证高阻半绝缘性10,6,cm,膜的均匀致密,b）生长时适当加入一定浓度的氧（15%），形成的O-SIPOS膜的电阻率可提高（,10,8,cm）,c）掺入氮（N-SIPOS）可提高抗金属离子和水汽的浸蚀,d）SIPOS膜的表面通常覆盖一层SiO,2,膜,e）加入PH,4,、AsH,4,和BH,4,等可生长出高电导的掺杂多晶硅,3）掺杂多晶硅在器件中的作用,a）MOS栅的自对准工艺,b）MOS感应栅可读写和闪存器件,10.3.5.金属材料CVD,金属膜的生长以物理溅射为基本方法，但由于其方向性，使其台阶覆盖能力不好；合金膜和硅化物的组成配比较难控制。,1）金属硅化物的CVD,如LPCVD：2WF,6,+SiH,4,2WSi,x,+3SiF,4,+14H,2,6TiCl,4,+NH,3,6TiN+24HCl+N,2,Dep-Etch-Dep Process,Film deposited with PECVD creates pinch-off at the entrance to a gap resulting in a void in the gap fill.,Key-hole defect,Bread-loaf effect,Metal,SiO,2,The solution begins here,1)Ion-induced deposition of film precursors,2)Argon ions sputter-etch excess film at gap entrance resulting in a beveled appearance in the film.,3)Etched material is redeposited.The process is repeated resulting in an equal“bottom-up”profile.,Cap,2）金属膜的CVD,a）钨,钨插塞：多层金属布线间的互连,覆盖能力强、内应力小、附着力好,工艺：（阅读）,b）铝,AlC,4,H,9,3,TIBA 250C,分解,CH,3,2C,2,H,5,N:AlH,3,DMEAA 200C,分解,High Aspect Ratio Gap,Photograph courtesy of Integrated Circuit Engineering,10.3.5.光学与光电子学薄膜,谢谢！,