EMI相关PCB布局布线规则

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,PCB,和信号完整性,by WZK,板层结构,布局,布线,电源,/,地层敷铜,PCB板层结构,地层和电源层的电容模型,层间距小,堆叠面积大,层电容越大,环流越小,抑制越有效,PCB板层结构层电容,地层和电源层间距引起层电容的容值变化,E=2.8 H=0.6mm C=0.2022nF,E=9.6 H=1mm C=0.4159nF,PCB板层结构层电容,PCB,的介电系数影响,电源/地层间距的影响,电源,/,地层相邻,整板,EMC,较大，,SI,性能较好,层间串扰小,环流环路小,电源和地层在两个表层,整板,EMC,较小，,SI,性能较差,交互电容增大，层间串扰增大,最大的环流,阻抗失控,地层/信号层间距的影响,地层与信号层分别为,14.4mils,、,7.2mils,、,3.6mils,被干扰的近端和远端串扰强度,地层/信号层间距的影响,地层与信号层分别为,14.4mils,、,7.2mils,、,3.6mils,被干扰的近端和远端串扰波形,地层/信号层间距的影响,地层与信号层分别为,14.4mils,、,7.2mils,、,3.6mils,被干扰的近端和远端串扰波形,PCB,板的堆叠与分层,双面板，此板仅能用于低速设计。,EMC,比较差。,四层板。由以下几种叠层顺序。,第一层,第二层,第三层,第四层,第一种情况,GND,S1+POWER,S2+POWER,GND,第二种情况,SIG1,GND,POWER,SIG2,第三种情况,GND,S1,S2,POWER,第一种情况，是四层板中理想的一种情况。因为外层是地层，对,EMI,有屏蔽作用，同时电源层同地层也可靠得很近，使得电源内阻较小，取得最佳郊果。但当本板器件密度比较大时不能保证第一层地的完整性，这样第二层信号会变得更差；信号层相邻层间串扰增大。,PCB,板的堆叠与分层,第二种情况，是常用的一种方式。因为在这种结构中，有较好的层电容效应，整个,PCB,的层间串扰很小。信号层能够映射了完整的平面，能够取得较好的信号完整性。在此种结构中,由于信号线层在表层，空间辐射强度增大，需加外加屏蔽壳，才能减少,EMI,。,第三种情况，电源和地层在表层，信号完整性较好。,S1,层上信号线质量最好。,S2,次之。对,EMI,有屏蔽作用。但环流环路较大，器件密度大小直接影响,PCB,的信号质量，信号层相邻有不能避免层间干扰。总体上不如第一种板层结构，除非是对电源功率有特殊要求。,PCB,板,的堆叠与分层,六层板 由以下几种叠层顺序。,A,种情况，是常见的方式之一，,S1,是比较好的布线层。,S2,次之。注意,S2S3,层的层间串扰。,S4,层如果没有器件，就少走信号线。多一层地。,第一层,第二层,第三层,第四层,第五层,第六层,A,S1,GND,S2,S3,POWER,S4,B,S1,S2,GND,POWER,S3,S4,C,S1,GND,S2,POWER,S3,S4,D,GND,S1,POWER,GND,S2,GND,PCB,板的堆叠与分层,B,种情况，,S2S3,层信号完整性好，,S2,层为好的布线层，,S3,层次之。电源平面阻抗较好,层电容较大，利于整板,EMI,抑制。但,S1S2,和信号层相邻，有较大层间干扰，且离电源和底层较远，,EMI,空间辐射强度较大，需要外加屏蔽壳。,C,种情况，这种情况是六层板中最好的情况，,S1,，,S2,，,S3,都是好的布线层。电源平面阻抗较好。美中不足的是,S4,层离参考层远。,D,种情况，在六层板中，性能虽优于前三种，但布线层少于前两种。此种情况多在背板中使用。,电源布局,电源布局尽量采用星形，少用菊花链布局，减少电源的公共回路。,电源的输入和输出分开布局，避免串扰,主,PMU,芯片，,Charger,芯片，背光芯片，,5V,升压芯片需要放置屏蔽壳内,供各个功能模块使用的电源芯片需要就近放置在模块电源端，注意电源走线避开射频区域,电感器件不要靠近并排摆放，形成互感,电容、电感摆放要靠近芯片管脚并有利于电源的单点接地。,电源布局,菊花链和星形走线,电源布局,LDO器件布局,LDO器件布局,LDO器件布局,DCDC器件布局,保持通路在Vin、Vout之间，Cin、Cout接地很短，以降低噪音和干扰；,R和C的反馈成份必须保持靠近VFB反馈脚，以防噪音；,大面积地直接联接2脚和Cin、Cout的负端,DCDC器件布局,SW vs L1,距离,4mm,Cout vs L1,距离,4mm,SW,、,Vin,、,Vout,、,GND,的线必须粗短,高速器件布局,DDR,SDRAM,NAND FLASH,靠近,CPU,放置，相对集中在屏蔽壳内摆放，并注意,CPU,的,Memory,出线方向，减少线长和交叉线数量。,相邻层是完整地镜像,屏的插座应顺着,CPU,出线的方向，中间的,RC,滤波器件尽量放在,CPU,侧,高速器件,(MCP,CPU,屏的插座,),远离天线及模块,如果高速器件离,RF,模块和天线较近,(200mils,以内,),，请将信号的过孔,(,尤其是,SDRAM,的时钟,SDCLK),远离,RF,模块和天线，远离,1/2,芯片长度,如果无法避免,在背面露铜用于贴屏蔽贴,.,高速器件布局,低频的最小电阻路径和高频的最小电感路径,高速器件布局,左边的是电容在芯片,Pin,与,Via,之间,环路较小,右边的是,Via,在,power Pin,与电容之间,增大了环路大小,去藕效果较差,应避免,射频模块布局,RF,模块和天线不要正对主屏蔽壳的内凹角,和,RF,模块相邻的屏蔽壳边需要加焊。,射频模块布局,RF,模块和,天线周边不要有金属器件,其它金属器件影响天线的频率点,阻抗等参数,模块电源布局,模块电源旁路电容布局,PCB布线 传输线,传输线要求走线线宽一致，拐线时尤其要注意,PCB布线 传输线,传输线怕过孔引起的阻抗突变，信号线,CLK,RGB RAM BUS,总,VIA,不要超过,4,个,PCB布线 传输线,传输线即使很短的桩线也会有反射,PCB布线 串扰,平行走线的串扰,电流走向,反向电流的平行线串扰更大,PCB布线 串扰,平行走线的串扰,线间距和平行线长,串扰强度和走线长度成正比，和间距成反比,PCB布线 串扰,串扰强度和频率正比,PCB布线 串扰,减少串扰措施,加大线间距，减小线平行长度，必要时可以以,jog,方式走线；,加入端接匹配可以减小或消除反射，从而减小串扰；,信号层限制在高于地线平面,10mil,以内；,在串扰较严重的两条线之间插入一条地线，可以起到隔离的作 用，从而减小串扰。,PCB布线 串扰,减少串扰措施,信号线,(CLK,audio,video,RESET,USB),用,3W,法则,70%,的电场不互相干扰,USB,差分线对间距为,air gap USB,的线宽,W,与其他的信号线的间距为,2W,音频等模拟信号一般使用,5W,法则，用铺铜屏蔽隔离,PCB布线 串扰,减少串扰措施,避开噪声源,电感、晶体肚子邻近表层严禁走线打过孔。,CPU,肚子邻近表层不要穿线。,PCB布线 环流,信号线和信号回流构成电流环路，布线要遵循环流最小原则,PCB布线 过孔,高速信号线换层时附近要有地孔提供回流环路,整板要有地孔阵列保证整板阻抗小，回环小。,PCB布线 过孔,高速信号线换层时附近要有地孔提供回流环路,PCB布线 地屏蔽,对噪声敏感的电路考虑用地屏蔽，在信号层的四周布宽度大于,50mail,地线,地孔间距小于,300mail,。,PCB布线 地屏蔽,电源线不要走表层，利用表层作地屏蔽。,PG728D01B VPack+,走在表层,1.57542GHz,附近噪声很大,导致,GPS,信号很差,PCB布线 地屏蔽,信号,线不要走表层，利用表层作地屏蔽。,无法避免时尽量放置屏蔽壳内,malata,画的,74306LCD,的排线,在滤波之前就出现在表层,导致辐射超标,PCB布线 地屏蔽,多层,PCB,中，电源平面尺寸比地平面尺寸内缩相互间距地,20,倍。通过,20-H,规则，单板边缘辐射可减小,80,。将电源的外层用地包起来,并打上,GND VIA,以减少,power,辐射,PCB敷铜 地分割,信号线跨越分割地，引起的空间辐射场强,PCB敷铜 地分割,信号线跨越分割地，走线下要有地桥已减小回流,PCB敷铜 地分割,信号线跨越分割地，走线下要有地桥已减小回流,PCB敷铜 孤铜,孤铜超过,150mils(,尤其是表层,),不能打,GND VIA,将该区域删除,以免形成悬空的天线。,