第21章 计数器2

,21-3,计数器,计数器,是电子计算机和数字逻辑系统中的基本部件之一，它能,累计,输入的,脉冲数目,，以进行求和或作为判断的依据。,计数器分类：,1,、按计数,数值变化,分：,加法计数器、减法计数器、可逆计数器；,2,、按,进制,（计数器的,模数,）分：,二进制、十进制、十六进制计数器等；,3,、按计数器各,触发器状态变化先后次序,分：,同步计数器、异步计数器。,1),异步二进制加法计数器,所谓异步,是指当多位触发器发生状态变化时,在时间上不同步。,其原因是各触发器的时钟脉冲端,没有连接在一起,，这一点可从下面的异步方式四位,二进制加法计数器的工作原理中加深体会。,Q,3,Q,2,Q,1,Q,0,J,J,J,J,K,K,K,K,计数脉冲,C,R,D,清零,Q,Q,Q,Q,例,:,2),同步二进制加法计数器,Q,2,Q,3,Q,1,Q,0,J,J,J,J,K,K,K,K,清零,计数脉冲,J,0,=K,0,=1 ; J,1,=K,1,=Q,0,; J,2,=K,2,=Q,1,Q,0,; J,3,=K,3,=Q,2,Q,1,Q,0,;,F,0,F,1,F,2,F,3,返回,关于计数器的几点说明：,1,、所谓,n,进制，就是“逢,n,进,1”,。,例如,2,进制，它只有,0,和,1,两个数码，每当本位是,1,，再加,1,时，本位便变为,0,，而向高位进位，使高位加,1,。,0+1=1,，,1+1=10,（,壹零,）,2,、一个双稳态触发器可以表示一位二进制数：因为双稳态触发器有“,1”,和“,0”,两个状态。,故要表示,n,位,二进制数，就得用,n,个双稳态触发器。,3,、构成计数器时，采用不同的触发器有不同的逻辑电路；即使用同一种触发器也可得出不同的逻辑电路,1,、四位二进制加法计数器的状态表,二 进 制 数,Q,3,Q,2,Q,1,Q,0,计数,脉冲,十进,制数,0 0 0 0 0 0,1 0 0 0 1 1,2 0 0 1 0 2,3 0 0 1 1 3,4 0 1 0 0 4,5 0 1 0 1 5,6 0 1 1 0 6,7 0 1 1 1 7,8 1 0 0 0 8,9 1 0 0 1 9,10 1 0 1 0 10,11 1 0 1 1 11,12 1 1 0 0 12,13 1 1 0 1 13,14 1 1 1 0 14,15 1 1 1 1 15,16 0 0 0 0 0,2,、四位,异步,二进制加法计数器,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,计数 脉冲,清零,Q,3,Q,2,Q,1,Q,0,如采用上升沿触发的,J-K,触发器，则把低位的,Q,端接至高位的脉冲信号输入端，作为,进位信号,。,一,四位,异步二进制加法计数器,（,J,、,K,端,悬空，相当于“,1”,）,一,、,二进制计数器,工作波形图,1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16,C,Q,0,Q,1,Q,2,Q,3,（ 二 分频）,（ 四 分频）,（ 八 分频）,（十六分频）,3,、四位,同步,二进,制加,法计,数器,0,1,0,1,说明：,J,、,K,输入端自带与门,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,计数脉冲,清零,Q,3,Q,2,Q,1,Q,0,四位,同步,二进制加法计数器,R,D,0001,0010,0011,对于第,四,位触发器来说：只有当前三位均为“,1”,，即 时,再来一个脉冲才翻转，故,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,计数脉冲,清零,Q,3,Q,2,Q,1,Q,0,四位,同步,二进制加法计数器,R,D,二 进 制 数,Q,3,Q,2,Q,1,Q,0,计数,脉冲,十进,制数,0 0 0 0 0 0,1 0 0 0 1 1,2 0 0 1 0 2,3 0 0 1 1 3,4 0 1 0 0 4,5 0 1 0 1 5,6 0 1 1 0 6,7 0 1 1 1 7,8 1 0 0 0 8,9 1 0 0 1 9,10 1 0 1 0 10,11 1 0 1 1 11,12 1 1 0 0 12,13 1 1 0 1 13,14 1 1 1 0 14,15 1 1 1 1 15,16 0 0 0 0 0,J,0,=,K,0,=1,若来一个脉冲可翻转,.,同理可得 等的表达式。,*对主从型,J-K,触发器,74LS161,型,四位同步二进制计数器,(a),外引线排列图；,(b),逻辑符号,A,0,A,1,A,3,A,2,U,CC,:16,GND:8,EP,ET,CP,LD,R,D,3,4,5,6,11,12,13,14,15,Q,0,Q,3,Q,1,Q,2,RCO,74LS161,7,10,2,9,1,A,0,1,CP,2,3,4,RCO,5,A,3,6,EP,7,GND,8,9,11,10,12,13,14,15,16,+,U,CC,74LS161,LD,A,1,A,2,ET,Q,0,Q,3,Q,1,Q,2,R,D,(a),(b),0,1,1,1,1, ,1 1,0,0,R,D,CP,EP ET, ,表,21.3.4 74LS161,型,同步二进制计数器的,功能表,0,1,1,1,LD,输 入,输 出,Q,3,Q,2,Q,1,Q,0,A,3,A,2,A,1,A,0,d,3,d,2,d,1,d,0,d,3,d,2,d,1,d,0,计 数,保 持,保 持,0 0 0 0,一,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,&,计数脉冲,CP,分析步骤,:,1.,先列写控制端的逻辑表达式：,J,2,= K,2,= Q,1,Q,0,J,1,= K,1,= Q,0,J,0,= K,0,= 1,Q,0,：,来一个,CP,，,它就翻转一次；,Q,1,：当,Q,0,1,时，它可翻转一次；,Q,2,：,只有当,Q,1,Q,0,11,时，它才能翻转一次。,例,:,分析如图电路的逻辑功能，说明其用途。,(,设初态为“,000”),2.,再列写状态转换表，分析其状态转换过程。,2 0 0 1 0 0 1 1 1 1 0 1 0,1 0 0 0 0 0 0 0 1 1 0 0 1,3 0 1 0 0 0 0 0 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 0 0 0 1 1 1 0 1,6 1 0 1 0 0 1 1 1 1 1 1 0,7 1 1 0 0 0 0 0 1 1 1 1 1,8 1 1 1 1 1 1 1 1 1 0 0 0,CP Q,2,Q,1,Q,0,J,2, K,2, J,1, K,1, J,0,1 K,0,1 Q,2,Q,1,Q,0,Q,1,Q,0,Q,1,Q,0,Q,0,Q,0,原状态 控 制 端 下状态,CP,Q,0,Q,1,Q,2,3.,还可以用波形图显示状态转换表,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,计数脉冲,CP,1.,写出控制端的逻辑表达式：,J,2,= Q,1,Q,0,， K,2, 1,J,1,= K,1, 1,J,0,= Q,2,， K,0, 1,例,2:,分析如图电路的逻辑功能，说明其用途。,(,设初态为“,000”),2.,再列写状态转换表，分析其状态转换过程：,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,计数脉冲,CP,1 0 0 0 0 1 1 1 1 1 0 0 1,2 0 0 1 0 1 1 1 1 1 0 1 0,3 0 1 0 0 1 1 1 1 1 0 1 1,4 0 1 1 1 1 1 1 1 1 1 0 0,5 1 0 0 0 1 1 1 0 1 0 0 0,CP Q,2,Q,1,Q,0,J,2,= K,2,= J,1,= K,1,= J,0,= K,0,= Q,2,Q,1,Q,0,Q,1,Q,0,1,1,1,原状态 控 制 端 下状态,1,Q,2,Q,2,Q,2,J,2,K,2,Q,1,Q,1,J,1,K,1,Q,0,Q,0,J,0,K,0,计数脉冲,CP,如前所述，右图电路为,异步五进制加法计数器,。,3.,还可以用波形图显示状态转换表,(,略,),1,、什么是十进制,十进制当然是“,逢十进一,”。,但构成计数器的每一位触发器依然只有“,0”,、“,1”,两个状态，不会出现“,2,9”,这样的数字。所以,我们给高位（大于,1,）付以一定的权值，用某一高位的状态值乘以其相应的,权值,，便是该位所代表的十进制数。我们采用前面所说的“,8421,（八四二么）”码。,例如,：,0101,代表,0,8,+,1,4,+,0,2,+,1,1,= 5,二,、,十进制计数器,分析：对于前面介绍的四位二进制计数器，当第十个计数脉冲到来时，第二位由“,0”,翻转为“,1”,，第四位保持不变；而对于十进制计数器则刚好相反。,二 进 制 数,Q,3,Q,2,Q,1,Q,0,计数,脉冲,十进,制数,3 0 0 1 1 3,4 0 1 0 0 4,5 0 1 0 1 5,6 0 1 1 0 6,7 0 1 1 1 7,8 1 0 0 0 8,9,1,0,0,1 9,0 0 0 0 0 0,1 0 0 0 1 1,2 0 0 1 0 2,10,0,0,0,0,进位,2,、,十进制同步加法计数器,的,状态表,因此修改左图第二、四位的翻转条件即可。,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,计数脉冲,清零,Q,3,Q,2,Q,1,Q,0,四位,同步,二进制加法计数器,R,D,因为,Q,1,的第,9,个状态为,0,，而要保持这个“,0”,态不变，只要,J,1,为“,0”,即可，所以第二位的翻转条件可以改为：,考虑,Q,3,的翻转条件,可使,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,计数脉冲,清零,Q,3,Q,2,Q,1,Q,0,同步,十进制加法计数器,R,D,二 进 制 数,Q,3,Q,2,Q,1,Q,0,计数,脉冲,十进,制数,3 0 0 1 1 3,4 0 1 0 0 4,5 0 1 0 1 5,6 0 1 1 0 6,7 0 1 1 1 7,8 1 0 0 0 8,9,1,0,0,1 9,0 0 0 0 0 0,1 0 0 0 1 1,2 0 0 1 0 2,10,0,0,0,0,进位,左图为,74LS290,型异步,2-5-10,进制计数器,从,C,0,输入计数脉冲，从,Q,0,输出，为,二进制,计数器；,从,C,1,输入计数脉冲，从,Q,0,Q,0,Q,0,输出，为,五进制,计数器；,将,C,1,与,Q,0,相连，从,C,0,输入计数脉冲，从,Q,3,Q,2,Q,1,Q,0,输出，为,十进制,计数器；,3,、,异步十进制计数器,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,Q,Q,一,J,K,C,S,9(1),Q,3,Q,2,Q,1,Q,0,2-5-10,进制加法计数器,&,&,S,9(2),R,0(1),R,0(2),C,0,C,1,一,&,R,0(1),R,0(2),S,9(1),S,9(2),Q,3,Q,2,Q,1,Q,0, 0,0 ,0 , 0, 0,0 , 0,0 ,0 , 0,0 , 0,1 1,1 1,0 0 0 0,1 0 0 1,计 数,74LS290,（T210）,14,13,12 11 10 9 8,1 2 3 4 5 6 7,C,1,C,0,S,9(1),S,9(2),地,电源,Q,3,Q,2,Q,1,Q,0,R,0(1),R,0(2),管脚图,及,功能表,利用具有直接,(,异步,),置位和复位控制功能的计数器，可以构成小于芯片模数的任意进制计数器。,14 13 12 11 10 9 8,1 2 3 4 5 6 7,左图是利用所谓“,复位法,”构成的,加法计数器。,C,还,可以用“置数法”构成计数器,+5V,七 进 制,若,构成“六进制”,计数器，可将复,位电路改为：,当输出态为,“,110”,时进行复,位。,二片,74LS290,构成100以内的计数器,例,1,：二十四进制计数器,.,0010(2),0100(4),S,92,S,91,Q,3,Q,0,Q,2,Q,1,R,01,R,02,CP,1,CP,0,计数脉冲,S,92,S,91,Q,3,Q,0,Q,2,Q,1,R,01,R,02,CP,1,CP,0,十位,个位,两位十进制计数器,(100,进制,),例,2:,六十进制计数器,Q,3,Q,2,Q,1,Q,0,S,9(1),S,9(2),R,0(1),R,0(2),CP,1,CP,0,个位,Q,3,Q,2,Q,1,Q,0,S,9(1),S,9(2),R,0(1),R,0(2),CP,0,CP,1,十位,个位为十进制，十位为六进制。,个位的最高位,Q,3,接十位的,CP,0,，,个位十进制,计数器经过十个脉冲循环,一次，每当第十个脉冲来到后,Q,3,由,1,变为,0,，相当于,一个下降沿，使,十位六进制,计数器计数。经过六十个,脉冲，个位和,十位,计数器都恢复为,0000,。,