数字电子技术第二章ppt课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,二章 逻辑门电路,内容概述,第一节 标准,TTL,与非门,第二节 其它类型,TTL,门电路,第三节,ECL,逻辑门电路,第四节,I,2,L,逻辑门电路,第五节,NMOS,逻辑门电路,第六节,CMOS,逻辑门电路,第七节 逻辑门的接口电路,小结,内容概述,双极型集成逻辑门,MOS,集成逻辑门,集,成,逻,辑,门,按器件类型分,按集成度分,SSI：100,个等效门,MSI：10,3,个等效门,LSI ：10,4,个等效门,VLSI：10,4,个以上等效门,本章内容：,集成逻辑门的基本结构、工作原理；,集成逻辑门的外部特性、参数及其接口电路。,TTL、ECL,I,2,L、HTL,PMOS,NMOS,CMOS,第一节 标准,TTL,与非门,TTL,与非门电路组成,TTL,与非门工作原理,TTL,与非门工作速度,TTL,与非门外特性及主要参数,TTL,标准与非门的改进型,TTL,集成电路产品,TTL,与非门电路组成,输出级由,D,3,、T,4,、T,5,和电阻,R,4,组成。,T,4,与,T,5,组成推拉式输出结构，具有较强的负载能力。,输入级由多发射极晶体管,T,1,、,二极管,D,1,、D,2,和电阻,R,1,组成。实现输入变量,A,、,B,的与运算。,中间级由,T,2,、,R,2,和,R,3,组成。,T,2,的集电极,C,2,和发射极,E,2,分别提供两个相位相反的电压信号。,TTL,与非门工作原理,输入端至少有一个（设,A,端）接低电平：,0.3,V,3.6,V,1,V,3.6,V,T,1,管:,A,端发射结导通，,U,B1,=,U,A,+,U,BE1,= 1V，,其它发射结反偏截止。, （5-0.7-0.7）,V = 3.6V,因为,U,B1,=1V,所以,T,2,、T,5,截止,U,C2,U,cc,=5V。,T,4：,工作在放大状态,5,V,电路输出高电平：,输入端全接高电平：,3.6,V,2.1,V,0.3,V,T,1,:,U,B1,=,U,BC1,+,U,BE2,+,U,BE5,= 0.7V3 = 2.1V,电路输出低电平：,U,OL,= 0.3V,3.6,V,T,1,：,发射结反偏，集电,极,正偏，工作在倒置放大状态且,T,2 、,T,5,导通。,T,2,：,工作在,饱和状态,T,4,：,U,C2,=,U,CES2,+,U,BE5,1V，T,4,截止。,T,5,：,处于,深饱和状态,TTL,与非门工作原理,输入端全接高电平，输出为低电平。,输入端至少有一个接低电平时，输出为高电平。,由,此可见，电路的输出与输入之间满足与非逻辑关系：,TTL,与非门工作原理,T,1,：,倒置放大状态,T,2,：,饱和状态,T,4,：,截止状态,T,5,：,深度饱和状态,T,1,：,深度饱和状态,T,2,：,截止状态,T,4,：,放大状态,T,5,：,截止状态,TTL,与非门工作速度,存在的问题：,一是与非门内部晶体管工作在饱和状态对电路开关速度产生影响，二是与非门输出端接容性负载时对工作速度产生影响。,采取的措施：,1.,采用多发射极晶体管,T,1,，,加速,T,2,管脱离饱和状态。,2.,T,4,和,T,5,同时导通，加速,T,5,管脱离饱和状态。,3.,降低与非门的输出电阻，减小对负载电容的充电时间。,TTL,与非门的外特性及主要参数,外特性：,指的是电路在外部表现出来的各种特性。掌握器件的外特性及其主要参数是用户正确使用、维护和设计电路的重要依据。,介绍手册中常见的特性曲线及其主要参数。,TTL,与非门的外特性及主要参数,（一）,电压传输特性,TTL,与非门输入电压,U,I,与输出电压,U,O,之间的关系曲线，即,U,O,=,f,（,U,I,）。,截止区：当,U,I,0.6V，,U,b1,1.3V,时，,T,2,、T,5,截止，输出高电平,U,OH,= 3.6V。,线性区：当0.6,V,U,I,1.3V，0.7V,U,b2,1.4V,时，,T,2,导通，,T,5,仍截止，,U,C2,随,U,b2,升高而下降，经,T,4,射随器使,U,O,下降。,转折区：,当,U,I,1.3V,时，输入电压略微升高，输出电压急剧下降，因为,T,2,、,T,4,、,T,5,均处于放大状态。,饱和区：,U,I,继续升高，,T,1,进入倒置工作状态,U,b1,=2.1V,，,此时,T,2,、,T,5,饱和，,T,4,截止，输出低电平,U,OL,= 0.3V,，,且,U,O,不随,U,I,的增大而变化。,A,B,C,D,E,TTL,与非门的外特性及主要参数,根据电压传输特性，可以求出,TTL,与非门几个重要参数：输出高电平,U,OH,和输出低电平,U,OL,、阈值电压,U,TH,、开门电平,U,ON,和关门电平,U,OFF,、,噪声容限等,。,1.输出高电平,U,OH,和输出低电平,U,OL,：,AB,段所对应的输出电压为,U,OH,。DE,段所对应的输出电压为,U,OL,。,一般要求,U,OH,3V，,U,OL,0.4V 。,3. 开门电平,U,ON,：,开门电平,U,ON,也称输入高电平电压,U,IH,，,指的是输出电平,U,O,=0.3V,时，允许输入高电平的最小值。,U,ON,典型值为1.4,V，,一般产品要求,U,ON,1.8V。,4. 关门电平,U,OFF,：,关门电平,U,OFF,也称输入低电平电压,U,IL,，,指的是在保证输出电压为额定高电平,U,OH,的90%时，允许输入低电平的最大值。一般产品要求,U,OFF,0.8V。,2. 阈值电压,U,TH,：,CD,段中点所对应的输入电压称为阈值电压,U,TH,，,也称门槛电压。,U,TH,=1.31.4V。,低电平噪声容限,U,NL：,高电平噪声容限,U,NH：,5.,噪声容限,TTL,与非门的外特性及主要参数,噪声容限表示门电路抗干扰能力的参数。,（二）,输入特性,输入电流与输入电压之间的关系曲线，即,I,I,=,f,（,U,I,）。,1.,输入短路电流,I,IS,（,输入低电平电流,I,IL,）,当,U,IL,= 0V,时由输入端流出的电流。,2.,输入漏电流,I,IH,（,输入高电平电流）,指一个输入端接高电平，其余输入端接低电平，流入该输入端的电流，约10,A,左右。,TTL,与非门的外特性及主要参数,假定输入电流,I,I,流入,T,1,发射极时方向为正，反之为负。,前级驱动门导通时，,I,IS,将灌入前级门，称为灌电流负载。,前级驱动门截止时，,I,IH,从前级门流出，称为拉电流负载。,TTL,与非门的外特性及主要参数,（三）,输入负载特性,U,I,在一定范围内会随着,R,i,的增加而升高，形成,U,i,=,f,（,R,i,）,变化曲线，称为输入负载特性。,若要使与非门稳定在截止状态，输出高电平，应选择,R,i,R,OFF,。,若要保证与非门可靠导通，输出低电平，应选择,R,i,R,ON,。,TTL,与非门的外特性及主要参数,（四）功耗,功耗有静态功耗和动态功耗之分。,动态功耗指的是电路发生转换时的功耗。,静态功耗指的是电路没有发生转换时的功耗。静态功耗有空载导通功耗,P,ON,和空载截止功耗,P,OFF,两个参数。,1. 空载导通功耗,P,ON,指的是输出端开路、输入端全部悬空、与非门导通时的功耗。标准,TTL,芯片,P,ON,50mW。,2.,空载截止功耗,P,OFF,指的是输出端开路、输入端接地、与非门截止时的功耗。标准,TTL,芯片,P,OFF,25mW。,1.扇入系数,N,I,是指合格输入端的个数。,2.扇出系数,N,O,表示门电路带负载能力的大小，,N,O,表示可驱动同类门的个数。,N,O,分为两种情况，一是灌电流负载,N,OL,，二是拉电流负载,N,OH,。,N,O,=,min,（,N,OL,，,N,OH,）。,I,OLmax,为驱动门的最大允许灌电流，,I,IL,是一个负载门灌入本级的电流。,I,OHmax,为驱动门的最大允许拉电流，,I,IH,是负载门高电平输入电流。,（五）,扇入系数,N,I,和扇出系数,N,O,TTL,与非门的外特性及主要参数,（六）,平均传输延迟时间,平均传输延迟时间,t,pd,：,TTL,与非门的外特性及主要参数,平均传输延迟时间是表示门电路开关速度的参数，它是指门电路在输入脉冲波形的作用下，输出波形相对于输入波形延迟了多少时间。,导通延迟时间,t,PHL,：,输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要的时间。,截止延迟时间,t,PLH,：,从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所需要的时间。,通常,t,PLH,t,PHL,，,t,pd,越小，电路的开关速度越高。一般,t,pd,=10ns40ns。,TTL,标准与非门的改进型,（一）高速系列（74,H,系列）,高速74,H,系列电路对标准74系列电路进行了两项改进：,一是在输出级采用了达林顿结构，将输出级的,T,4,用复合管,T,3,和,T,4,代替，减小门电路输出高电平时的输出电阻，提高对容性负载的充电速度。,二是降低电路中所有电阻的阻值，加速三极管的开关速度。,74,H,系列门电路的传输时间比74系列减小了一半，但是由于电源电流的增大，电路的功耗变大。,TTL,标准与非门的改进型,（二）肖特基系列（74,S,系列）,肖特基74,S,系列与标准,74,系列相比有两点改进。,一是增加了有源泄放电路代替,T,2,射极电阻,R,3,。,二是将标准门电路中所有可能工作在饱和区的晶体管都用肖特基三极管代替。,由,T,6,、,R,6,和,R,3,构成的有源泄放电路来代替原,T,2,射极电阻,R,3,。,一是提高工作速度，二是提高抗干扰能力。,工作速度和抗干扰能力提高。一般74,S,系列电路的,t,pd,小于10,ns。,TTL,标准与非门的改进型,（三）低功耗肖特基系列（74,LS,系列）,74,LS,系列与标准,74,系列相比，电路有多项改进措施,以达到缩短传输延迟时间、降低功耗的目的。,74,LS,系列具有较小的延迟-功耗积，具有较好的综合性能。,为降低功耗，提高电路各电阻的阻值,将电阻,R,5,原接地端改接到输出端，减小,T,3,导通时电阻,R,5,上的功耗。,为缩短传输延迟时间，用肖特基管和有源泄放电路；还将输入级的多发射极管改用,SBD,代替。,TTL,集成电路产品,系 列,名 称,特 点,54/74系列,TTL,通用标准系列,TTL,最早产品，中速器件，目前仍使用。,54,H/74H,系列,TTL,快速系列,74系列改进型，速度较74系列高，功耗大。,54,S/74S,系列,TTL,肖特基系列,采用肖特基晶体管和有源泄放回路，速度高，品种较74,LS,系列少。,54,LS/74LS,系列,TTL,低功耗肖特基系列,目前主要应用的产品，品种齐全，价格低廉。,54,AS/74AS,系列,TTL,先进的肖特基系列,74,S,系列的改进产品，速度和功耗得到改进。,54,ALS/74ALS,系列,TTL,先进的低功耗肖特基系列,74,LS,系列的改进产品，速度和功耗有较大改进，但品种少，价格略高。,54,F/74F,系列,TTL,高速系列,与74,ALS,及74,AS,产品相当，属高速型产品，品种较少。,第二节 其它类型,TTL,门电路,集电极开路门（,OC,门）,三态输出逻辑门（,TSL,门）,或非门、与或非门和异或门,集电极开路门（,OC,门）,1,0,普通,TTL,门输出端并联出现的问题,两个,TTL,与非门输出端直接并联，设门1输出高电平、门2输出低电平，则产生一个大电流。,门1输出高电平，,T,4,导通、,T,5,截止。,门2输出低电平，,T,5,导通。,1.抬高门2输出低电平；,2.会因功耗过大损坏门电路。,注：,普通,TTL,输出端不能直接并联使用。,U,CC,门1的,R,5,、T,4,门2的,T,5,产生一个大电流。,（,一）,OC,门的电路结构,当输入端全为高电平时，,T,2,、T,5,导通，输出,F,为低电平；,输入端有一个为低电平时，,T,2,、T,5,截止，输出,F,高电平接近电源电压,U,C,。,OC,门实现与非逻辑功能。,集电极开路门（,OC,门）,输出低电平0.3,V,高电平为,U,C,（5,30V）,A,B,F,逻辑符号：,R,L,U,C,集电极开路与非门（,OC,门）,（,二）,OC,门实现线与逻辑,负载电阻,R,L,的选择,（自学，且为考试内容。）,集电极开路门（,OC,门）,相当于与逻辑,F,R,L,U,C,等效逻辑符号,（,三）,OC,门应用-电平转换器,OC,门需外接电阻，所以电源,U,CC,可以选5,V,30V。OC,门作为,TTL,电路可以和其它不同类型、不同电平的逻辑电路进行连接。,集电极开路门（,OC,门）,当,U,DD,=,U,CC,时 ，如,CMOS,电源电压,U,DD,= 5V,，一般,TTL,门可以直接驱动,CMOS,门。,TTL,电路驱动,CMOS,电路图,当,U,DD,U,CC,时 ，如,CMOS,的,U,DD,= 5V,18V，,特别是,U,DD,U,CC,时，可以选用,TTL,的,OC,门电路实现电平变换。,（,三）,OC,门应用-驱动感性器件,在数字设备中，常会碰到用门电路驱动大电流的情况，例如驱动感性器件，利用,OC,门可以实现大电流的驱动。合理选择,U,C,，,使驱动电流小于,OC,门中,T,5,所能承受的最大值。,集电极开路门（,OC,门）,驱动干簧继电器的电路连接,驱动脉冲变压器的电路连接,三态输出逻辑门（,TSL,门）,（一）三态门工作原理,当,E,=0,时，,T,4,截止，,C,端输出高电平,，D,2,截止，则右侧电路执行正常与非功能,F,=,AB,。,1,0,1,V,1,V,输出,F,端处于高阻状态记为,Z。,Z,当,E,= 1,时，,TSL,门输出具有高、低电平状态外，还有第三种输出状态 ,高阻状态,，,又称,禁止态或失效态。,非门是三态门的状态控制部分,六管,TTL,与非门,T,6,、T,7,、 T,9,、 T,10,均截止,增加部分,E,使能端,使,能,端,的,两,种,控,制,方,式,低电平使能,高电平使能,三态门的逻辑符号,A,B,F,E,F,A,B,E,三态输出逻辑门（,TSL,门）,1. 实现总线结构,任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态。,2. 实现双向数据传输,当,E,=0,时，门1工作，门2禁止，数据从,A,送到,B,；,当,E,=1,时，门1禁止，门2工作，数据从,B,送到,A,。,三态输出逻辑门（,TSL,门）,（二）三态门的应用,总线,0,1,A,=1,时，,T,2,、T,4,导通，,T,3,截止，输出,F,=0；,B,=1,时，,T,12,、T,4,导通，,T,3,截,止，输出,F,=0,。,或非门、与或非门、异或门,（一）,TTL,或非门,结构：,R,1,、T,1,、T,2,构成的电路和,R,11,、T,11,、T,12,构成的电路完全相同，,T,2,和,T,12,对应的集电极和发射极,并联。,只有当,A=B,=0,时，,T,2,和,T,12,同时截止，才有,T,4,截止，,T,3,、,D,3,导通，输出,F,= 1,。,电路实现或非逻辑功能。,由于三极管多发射极之间实现与逻辑运算，即,A,、,B,之间或,C,、,D,之间实现与逻辑运算，整个电路实现与或非逻辑运算。,或非门、与或非门、异或门,（二）,TTL,与或非门,结构：将或非门电路中的每个输入端改用多发射极三极管， 其余部分相同。,A=B,=0：T,2,、T,3,导通，,T,4,、T,5,截止，,T,7,、,T,9,导通，,T,8,、,D,3,截止，因此,F,=0,。,或非门、与或非门、异或门,（三）,TTL,异或门,A=B,=1：T,1,、T,2,、T,3,倒置，,T,6,、T,9,导通，,T,8,、D,3,截止，因此,F,= 0。,A,=0，,B,=1,或,A,=1，,B,=0：T,1,导通，,T,6,截止；,T,4,、T,5,必有一个导通，,T,7,截止。由于,T,6,、T,7,同时截止，因此,T,9,截止，,T,8,、D,3,导通，故,F,= 1。,输出,F,与输入,A,、,B,之间实现异或逻辑：,0,0,0,1,0 1,1 0,1,1,第三节,ECL,逻辑门电路,ECL,门电路工作原理,标准,TTL,门电路的晶体管工作在饱和区，工作速度受到限制。如果将晶体管工作状态由饱和改为非饱和，可以从根本上提高电路的工作速度。发射极耦合逻辑电路（,ECL）,是非饱和型高速数字集成电路，平均传输延迟时间小于2,ns,，是目前唯一能提供亚毫微秒开关时间的实用电路。主要应用于每秒运算百万次以上的大型高速计算机、数字通信系统等方面。,ECL,门电路的主要特点,基准电压,ECL,门电路工作原理,差分输入级,输出级,基准电压,U,BB,由,T,5,、D,1,、D,2,和电阻,R,1,、,R,2,、,R,3,组成的射极输出电路提供，,T,4,管基极的基准电压,U,BB,为1.2,V，,为使电路具有相同的噪声容限，,U,BB,选两个输入高低电平的平均值。,T,5,基极接入的,D,1,、D,2,用来对,T,5,的发射结进行温度补偿，补偿由温度引起,U,BE5,的变化。,射极输出器,T,6,和,T,7,组成输出级，下拉电阻,R,01,、,R,02,与发射极之间是开路的。射极输出器的作用：实现前后级隔离，增加驱动能力；实现电平变换，将,D,和,C,4,点的高、低电平转换成0.8,V,和1.6,V。,T,1,、T,2,、T,3,三个输入管组成三个输入端且并联连接，,T,4,加有固定偏压,U,BB,（1.2V）。,是典型,ECL,或,/,或非门电路，由于电路中,T,4,管的输入信号通过发射极电阻,R,E,耦合，称该电路为发射极耦合逻辑电路。,输入高低电平分别为：,0.8,V,和,1.6,V,。,基准电压,ECL,门电路工作原理,差分输入级,输出级,结论：,C,4,与,A、B、C,之间为或逻辑，,D,与,A、B、C,之间是或非逻辑关系。,F,、,与,A,、,B,、,C,之间,是：,逻辑符号：,下拉电阻：驱动负载较轻时，可将输出端分别与,R,01,、,R,02,相连，获得规定的输出电平。负载较重时，输出端与,R,01,、,R,02,断开连接。既可方便使用，又能降低功耗。,输入全为低电平1.6,V：,U,BB,电平高于1.6,V，T,4,导通，射极电位,U,E,= 1.9V，,各输入管截止， 则,D,点为高电平，,C,4,点为低电平。,A,为高电平：,T,1,基极电位,0.8,V,，,高于基准电压,U,BB,，,T,1,导通且在放大区。发射极,E,为,1.5V,，,T,4,发射结电压为,0.3V,，,T,4,截止，,C,4,点为高电平，,D,点为低电平。由于,T,1,、,T,2,、,T,3,三管输入回路并联，只要有一个输入端为高电平，,C,4,点为高电平、,D,点则为低电平 。,ECL,门电路的应用,A,+,B,C,+,D,A,+,B,+,C,+,D,线或连接,A,+,B,+,C,+,D,1.,开关速度高,ECL,电路中的三极管工作在放大区或截止区，消除了饱和带来的存储时间。电阻取值小，高、低电平之差小，缩短了上升时间和下降时间。输出采用射极输出，输出电阻小，负载电容充电的时间减小。目前,ECL,传输延迟时间已做到0.1,ns,以内。,2. 逻辑功能强,ECL,门电路具有或/或非互补输出端，且采用射极开路形式，允许多个输出端并联，实现输出的线或逻辑。,3. 负载能力强,ECL,电路采用射极输出，输出阻抗小，输出电流大；输入级有射极电阻,R,E,，,负反馈作用强，输入阻抗高，输入电流小。电路的扇出系数大，实际应用时扇出一般不超过10。,ECL,门电路主要特点,1.,功耗大,ECL,电路的功耗为输入级、基准电源和输出级三部分之和。由于电路中电阻值较小，且三极管又工作在非饱和区，所以,ECL,电路的功耗大，每门平均功耗达40,mW,。,2. 抗干扰能力差,ECL,电路的逻辑摆幅只有0.8,V,左右，直流噪声容限,U,N,约300,mV，,抗干扰能力差。,3. 输出电平的稳定性差,由于,ECL,电路中的三极管导通时工作在放大区，电路的输出电平与,T,6,、T,7,的发射结压降有关，所以输出电平的变化与温度和电路参数的变化直接相关。,ECL,门电路主要缺陷,第四节,I,2,L,逻辑门电路,I,2,L,基本单元电路,TTL,和,ECL,工作速度较高，但是电路复杂，功耗较大，因此无法满足高密度大规模集成电路的制造需要。20世纪,70,年代初研制成功的集成注入逻辑电路（,I,2,L）,结构简单、功耗低，特别适合于大规模集成电路的制造。,I,2,L,发展速度快，在大规模和超大规模集成电路中得到广泛应用，例如单片机、电子表、电子琴等。,I,2,L,门电路的主要特点,I,2,L,门电路,I,2,L,基本单元电路,I,0,T,2,的驱动电流由,T,1,集电极注入，故有注入逻辑之称。,（二）工作原理,1.当,A,端接低电平,0.1V,时，,T,2,截止，,I,0,从输入端,A,流出，,C,1,、,C,2,和,C,3,输出高电平。,2.当,A,端接高电平或开路时，,I,0,流入,T,2,基极，,T,2,饱和导通，,C,1,、,C,2,和,C,3,输出低电平。,（一）,电路组成,电路可简化为：,多集电极晶体管,T,2，,C,1,、,C,2,和,C,3,之间相互隔离。,射极加正电压,U,E，,构成恒流源,I,0,。,电路的任何一个输出与输入之间都是非逻辑关系。,逻辑符号,输入：,A,输出：,C,1,、,C,2,、,C,3,I,2,L,基本单元电路,（一）,或非门,线与连接,等效逻辑图,I,2,L,基本单元电路,（二）,与门,线与连接,等效逻辑图,I,2,L,基本单元电路,（三）,与非门,电源,U,E,作为输入信号,B,使用,等效逻辑图,B,为低电平时：,T,1,截止，无法向,T,2,的基极提供驱动电流，故,T,2,也截止。由于负载门的作,用，输出,F,为高电平。,当,A、B,均为高,电平时，,T,1,、,T,2,导通，输出,F,为低电平。,I,2,L,门电路,逻辑功能：,（四）与或非门,等效逻辑图,线与连接,1.结构简单，集成度高,I,2,L,电路中只包含,NPN,和,PNP,管，没有电阻，各单元之间不需要隔离，工艺简单，节省芯片面积。其基本逻辑单元面积仅为,TTL,的十分之一。,2. 低电压、微电流工作，功耗低,I,2,L,电路能在0.8,V、,1,nA,/,单元的情况下工作，是目前功耗最低的集成电路。,3. 品质因数最佳,I,2,L,是目前功耗与速度二者之积的品质因数最好的电路。,4. 生产工艺简单,常规的,TTL,要经过六次光刻四次扩散，,I,2,L,经过四次光刻两次扩散，工艺简单。,I,2,L,门电路主要特点,1. 开关速度低,I,2,L,属于饱和型电路，限制了电路的开关速度，,I,2,L,反相器的传输时间,t,pd,一般在20,ns30ns,之间。,2. 抗干扰能力差,I,2,L,的逻辑摆幅仅700,mV,左右，噪声容限,U,N,不大于250,mV，,低于,ECL,电路，抗干扰能力较差。,3. 多片连接性能差,多片,I,2,L,芯片一起使用时，由于各管子输入特性的离散性，基极电流分配不均，严重时电路无法正常工作。,I,2,L,门电路主要缺陷,第五节,NMOS,逻辑门电路,NMOS,反相器,前面介绍的,TTL、ECL,和,I,2,L,采用的都是双极型晶体管，两种载流子参与导电，称为双极型集成电路。,本节介绍只有一种载流子参与导电的单极型逻辑门电路-,MOS,集成电路。,MOS,集成电路主要包括,NMOS,、,PMOS,以及,CMOS,电路。电路具有以下特点：制造工艺简单、成品率高、功耗低、集成度高、抗干扰能力强，适合大规模集成电路。,NMOS,门电路,MOS,管的开关特性,数字逻辑电路中的,MOS,管均是增强型,MOS,管，特点如下：,当|,U,GS,|,U,T,|,时，管子导通，导通电阻很小，,D、,S,之间,相当开关闭合,。,当|,U,GS,|,U,T,|,时，管子截止，,D、,S,之间,相当于开关断开,。,NMOS,PMOS,NMOS,反相器,1.,A,输入高电平,U,IH,= 8V,2.,A,输入低电平,U,IL,= 0.3V,结论：,电路执行逻辑非功能。,T,1,、T,2,均导通，输出低电平,U,OL,0.3V。,T,1,截止、,T,2,导通，输出高电平,U,OH,=,U,DD,-,U,T2,= 8V。,驱动管,负载管,设电源电压,U,DD,= 10V，,开启电压,U,T1,=,U,T2,= 2V。,NMOS,门电路,驱动管,串联,负载管,T,1,和,T,2,都导通，输出低电平。,2. 当输入端有一个接低电平时，,与低电平相连的驱动管截止，输出高电平。,电路实现与非逻辑功能：,注意：,增加扇入，需增加串联驱动管的个数。,扇入过多，则低电平升高，因此,扇入一般不超过3。,1. 当两个输入端,A,和,B,均接高电平时，,0,1,通,通,1,1,0,止,通,1,（,一）,N,MOS,与非门,1,0,止,通,0,NMOS,门电路,驱动管,并联,负载管,T,1,和,T,2,都截止，输出高电平。,2. 当输入端有一个接高电平时，,与高电平相连的驱动管导通，输出低电平。,电路实现或非逻辑功能：,增加扇入，增加并联驱动管的个数。,扇入越多，输出低电平降低，因此,MOS,电路中多采用或非门。,1. 当输入端,A,和,B,均接低电平时，,1,0,止,止,0,（,二）,N,MOS,或非门,NMOS,门电路,负载管,电路实现与或非逻辑功能：,（,三）,N,MOS,与或非门,驱动管,T,1,与,T,2,串联、,T,3,与,T,4,串联，然后再并联连接。,第六节,CMOS,逻辑门电路,CMOS,反相器,为提高工作速度，降低输出阻抗和功耗，目前广泛采用由,PMOS,和,NMOS,两管组成的互补型,MOS,电路，简称,CMOS,电路。,其它类型的,CMOS,门电路,CMOS,门电路的改进型,CMOS,电路的特点,CMOS,门电路主要参数,CMOS,反相器,PMOS,NMOS,1. 输入低电平,U,IL,= 0V,:,U,GS1,U,T1,T,1,截止,|,U,GS2,|,U,T2,电路中电流近似为零，,U,DD,主要降在,T,1,，输出高电平,U,OH,U,DD,。,T,2,导通,2. 输入高电平,U,IH,=,U,DD,T,1,通、,T,2,止，,U,DD,主要降在,T,2,，输出低电平,U,OL,0V。,实现逻辑非功能：,漏极相连作输出端,（一）,CMOS,反相器组成及原理,两管特性对称，,NMOS,管的衬底接到电路的最低电位，,PMOS,管的衬底接到电路的最高电位。衬底与漏源间的,PN,结始终处于反偏。,柵极相连作输入端,电源电压,U,DD,U,T1,+|,U,T2,|，,U,DD,适用范围较大(318,V)。,U,T1,：NMOS,的开启电压;,U,T2,：PMOS,的开启电压。,CMOS,反相器,（二）,CMOS,反相器传输特性,AB,段：由于,U,I,=,U,GS1,U,T1,，|,U,GS2,| |,U,T2,|，,故,T,1,截止，,T,2,导通。输出高电平,U,OH,U,DD,。,CD,段：,U,I,=,U,GS1,U,T1,，T,1,导通。,U,I,U,DD,|,U,T2,|，,则|,U,GS2,| |,U,T2,|，T,2,截止。输出低电平,U,OL,0V。,电源电压,U,DD,U,T1,+|,U,T2,|，T,1,和,T,2,的参数对称，,U,T1,=|,U,T2,|,。,U,T1,：NMOS,的开启电压;,U,T2,：PMOS,的开启电压。,BC,段：由于,U,T1,U,I,U,DD,|,U,T2,|,，,所以,U,GS1,U,T1,，,|,U,GS2,|,|,U,T2,|,，,T,1,和,T,2,同时导通。,T,1,和,T,2,参数完全对称的情况下，,CMOS,反相器的阈值电压等于电源电压的一半，获得较大的噪声容限。转折区的变化率很大，,CMOS,反相器更接近于理想开关特性。,CMOS,反相器,（三）,CMOS,反相器噪声容限,在每个固定的,U,DD,情况下，,U,NL,和,U,NH,始终相等。国产,4000,系列,CMOS,电路的测试结果表明，,U,NL,=,U,NH,30%,U,DD,。,随着电源电压,U,DD,的增加，噪声容限也相应地变大。为了提高,CMOS,反相器的噪声容限，可以适当提高电源电压,U,DD,。,CMOS,反相器,（四）,CMOS,反相器传输延迟时间,CMOS,反相器的输出电阻比,TTL,电路的输出电阻大，容性负载对前者传输延迟时间会产生更大的影响。,CMOS,反相器的输出电阻与,U,IH,（,U,IH,U,DD,）有关，因此,CMOS,反相器的传输延迟时间与,U,DD,有关。,根据,CMOS,反相器的互补对称性可知，当反相器接容性负载时，它的导通延迟时间,t,PHL,和截止延迟时间,t,PLH,是相等的。,CMOS,反相器的平均传输延迟时间约为10,ns。,工作原理：,1.,C,为低电平：,T,1,、T,2,截止，传输门相当于开关断开。,C,L,上电压保持不变，传输门可以保存信息。,2.,C,为高电平：,T,1,、T,2,中至少有一只管子导通，使,U,O,=,U,I,，,相当于开关闭合，传输门传输信息。,结论：传输门相当于一个理想的双向开关。,其它类型的,CMOS,门电路,（,一）,C,MOS,传输门（,TG）,CMOS,传输门与,CMOS,反相器一样，也是构成各种逻辑电路的一种基本单元电路。,组成：,T,1,是,NMOS,管，,T,2,是,PMOS,管，开启电压分别为,U,T1,、,U,T2,，,设,U,DD,（,U,T1,+|,U,T2,|），,T,1,和,T,2,的参数对称。有一对互补的电压控制信号，,C,L,为负载电容。,信号特点：,CMOS,传输门的输出与输入端可以互换。一般输入电压变化范围为0,U,DD,，,控制,电压为,0,或,U,DD,。,逻辑符号,门控信号,传输门的导通电阻为几百欧，截止电阻达,50,M,以上，平均延迟时间为几十至一二百,ns,。,电路结构：,逻辑符号：,其它类型的,CMOS,门电路,（,二）,CMOS,模拟开关,控制模拟信号传输的电子开关。开关通与断由数字信号控制。,工作原理：,传输门,控制信号,C,= 1,时：模拟开关闭合；,C,= 0,时，模拟开关断开。传输控制信号高、低电平之间任意大小的模拟电压。,反相器：其输入和输出提供传输门的两个反相控制信号,。,1.,CMOS,与非门,与非门电路结构：,当,A,和,B,为高电平时：,输出低电平,当,A,和,B,有一个或一个以上低电平时：,电路输出高电平,结论：电路实现与非逻辑功能。,其它类型的,CMOS,门电路,（,三）,CMOS,门电路,与非门工作原理：,PMOS,管,T,3,、T,4,并联,NMOS,管,T,1,、T,2,串联,每个输入端与一 对,NMOS,和,PMOS,管的栅极相连。,A,和,B,有一个或一个以上为低电平时，与低电平相连的,NMOS,管截止、,PMOS,管导通，输出高电平。,0,1,1,当,A,和,B,为高电平时，,T,1,和,T,2,导通，,T,3,和,T,4,截止，输出低电平。,1,1,0,2.,CMOS,或非门,或非门电路结构：,当,A,和,B,为低电平时：,输出高电平,当,A,和,B,有一个或一个以上高电平时：,电路输出低电平,结论：电路实现或非逻辑功能。,其它类型的,CMOS,门电路,（,三）,CMOS,门电路,或非门工作原理：,PMOS,管,T,3,、T,4,串联,NMOS,管,T,1,、T,2,并联,当,A,和,B,为低电平时，,T,1,和,T,2,截止，,T,3,和,T,4,导通，输出高电平。,A,和,B,有一个或一个以上为高电平时，与高电平相连的,NMOS,管,导通,、,PMOS,管,截止,，输出低电平。,每个输入端与一 对,NMOS,和,PMOS,管的栅极相连。,3.,CMOS,异或门,A,=,B,=0：TG,断开，则,C,=,B,=1，,F,=,C,=0。,A,=,B,=1,：,TG,接通，,C,=,B,=1，,反相器2的两只,MOS,管都截止，输出,F,=0。,输入,A,、,B,相同,其它类型的,CMOS,门电路,（,三）,CMOS,门电路,结构：由三个,CMOS,反相器和一个,CMOS,传输门组成。,反相器1,反相器2,反相器3,输入,A,、,B,不同,A,=1，,B,=0：TG,通，,F,=1；,A,=0，,B,=1,：,TG,断，,F,=1。,结论,：,电路实现异或逻辑功能。,0,0,1,1,0,传输门的控制信号和反相器2的供电信号,A,、,A,CMOS,门电路的改进型,CMOS 4000,系列,IC,虽然以其低功耗、高抗干扰能力等独特的优点和完整的系列产品，受到用户的普遍欢迎，发展也相当迅速，但是它的工作速度低，应用范围受到一定限制。,在,CMOS 4000,系列,IC,基础上的改进型电路有高速,CMOS,和双极型,CMOS,电路，这两种改进型,CMOS,集成电路的出现是,CMOS,集成电路最重要的突破，改进型的,CMOS,集合了,CMOS,和,TTL,的优点。,CMOS,门电路的改进型,（一）高速,CMOS,门电路,CMOS 4000,系列集成电路于60年代开发，70年代逐步完善，由于受到当时工艺条件的限制，该系列用金属栅工艺制造，因此在,MOS,管各极之间存在着较大的寄生电容，这些寄生电容的存在降低了,MOS,管的开关速度。,寄生电容,4000系列,高速,CMOS,系列,C,1,0.25,pF,0.1,pF,C,2,0.12,pF,0.05,pF,C,3,0.37,pF,0.15,pF,C,4,0.66,pF,0.31,pF,C,5,0.54,pF,0.22,pF,高速,CMOS,电路从工艺上作了改进：1. 采用硅栅工艺制造；2. 尽可能地减小沟道的长度；3. 缩小,MOS,管的尺寸。使高速,CMOS,的寄生电容减小，高速,CMOS,的开关速度达到标准,4000,系列的810倍。,高速,CMOS,有三种系列：,HC,系列：输入和输出都是,CMOS,电平，有输出缓冲级。,HCT,系列：输入是,TTL,电平，输出是,CMOS,电平，且有输出缓冲级。,HCU,系列：输入和输出都是,CMOS,电平，无输出缓冲。,多数产品集中在前两个系列中，,HCU,系列的产品较少。,CMOS,门电路的改进型,（一）高速,CMOS,门电路,高速,CMOS,系列电路具有以下特点：,1. 有简单门到大规模集成电路的全系列产品；,2. 器件功能、器件引脚与,TTL 74,系列相同；,3. 电源电压和工作温度范围宽，功耗低，噪声容限高；,4. 高速,CMOS,门的典型传输延迟为811.5,ns，,与,TTL,基本相同，比,CMOS 4000,系列提高一个数量级；,5,.相邻输入端之间电流耦合小，有助于在交通或重工业噪声环境中使用。,CMOS,门电路的改进型,（一）高速,CMOS,门电路,Bi-CMOS,电路特点：采用,CMOS,电路实现逻辑功能，采用驱动能力强的,TTL,电路实现输出级。,Bi-CMOS,性能特点：具有,CMOS,电路的低功耗，同时具有,TTL,输出电阻低、负载能力强、传输延迟时间短等特点。,CMOS,门电路的改进型,（二）,双极型,CMOS,门电路（,Bi-CMOS,）,1.,Bi-CMOS,非门,CMOS,门电路的改进型,（二）,双极型,CMOS,门电路（,Bi-CMOS,）,组成：,T,1,和,T,3,是驱动管，,T,5,和,T,6,是输出管，,T,2,和,T,4,分别是,T,5,和,T,6,基极的下拉负载管，形成有源负载,。,C,L,为负载电容。,输入高电平：,T,2,、T,3,和,T,6,导通，,T,1,、T,4,和,T,5,截止，输出低电平。,输入低电平：,T,1,、T,4,和,T,5,导通，,T,2,、T,3,和,T,6,截止，输出高电平。,输入与输出之间,实现非逻辑。,0,1,1,1,0,0,2.,Bi-CMOS,与非门,CMOS,门电路的改进型,（二）,双极型,CMOS,门电路（,Bi-CMOS,）,A,、,B,中有低电平：输出高电平。,A,、,B,全为高电平：输出低电平。,输入与输出之间实现与非逻辑。,A,、,B,中有低电平：设,B,为低电平，则,T,4,、,T,7,导通，则,T,8,导通、,T,9,截止，输出高电平。,0,1,0,1,1,A,、,B,全为高电平：,T,2,和,T,5,导通，,T,7,截止，因此,T,8,截止、,T,9,导通，输出低电平。,1,1,1,0,0,3.,Bi-CMOS,或非门,CMOS,门电路的改进型,（二）,双极型,CMOS,门电路（,Bi-CMOS,）,A、B,全为低电平：则,T,1,和,T,4,导通，且,T,7,导通，使得,T,8,导通、,T,9,截止，输出高电平。,A、B,中有高电平：输出低电平。,A、B,全为低电平：输出高电平。,输入与输出之间实现或非逻辑。,A、B,中有高电平：,A,为高电平，则有,T,2,、T,3,导通，,T,7,截止，使得,T,8,截止、,T,9,导通，输出低电平。,CMOS,电路的特点,1. 静态功耗低：小规模约2.55,W；,中规模约25100,W。,2.,集成度高、温度稳定性好。,3. 抗辐射能力强：,MOS,管是多数载流子受控导电器件，射线辐射对多数载流子浓度影响不大。,4. 电源利用率高：逻辑摆幅约等于电源电压，使电源电压得到充分利用。,5. 扇出系数大。,6. 电源取值范围宽：国产,CC74HC,系列电源范围为318,V，CC74C,系列为715,V。,7.,易受静态干扰：由于输入阻抗高，容易受静电感应，因此在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好。,CMOS,门电路不用的输入端不能悬空。低速场合可将多余的输入端和有用的信号端并联使用。,CMOS,门电路主要参数,系 列 参 数,基本,CMOS,4000/4000B,系列,高速,CMOS,74HC,系列,与,TTL,兼容的高速,CMOS,74HCT,系列,与,TTL,兼容的高速,BiCMOS,74BCT,系列,T,pd,/ns,（,C,L,=15pF）,75,10,13,2.9,P,D,/,mW,0.002,1.55,1.0002,0.00037.5,第七节,逻辑门的接口电路,TTL,门驱动,CMOS,门,系统设计的需要，将从速度、复杂性和功能等方面选择合适的系列芯片，或者从几种系列中选择性能最佳的芯片，组装起来。在不同逻辑器件混合使用的系统中，常常碰到不同系列逻辑芯片的接口问题。,CMOS,门驱动,TTL,门,门电路带负载的接口电路,有两个方面的接口问题需要考虑。,1. 驱动门为负载门提供足够大的灌电流和拉电流。,驱动门与负载门电流之间的驱动应满足：,I,OH(max),nI,IH,(max),，,I,OL(max),mI,IL,(max),（,n,和,m,是负载电流的个数）,2. 驱动门的输出电压应在负载门所要求的输入电压范围内。,驱动门与负载门之间的逻辑电平应满足：,U,OH(min),U,IH(min),，,U,OL(max),U,IL(max),。,第七节,逻辑门的接口电路,TTL,门驱动,CMOS,门,TTL,采用,74,LS,系列，,CMOS,采用,74,HC,系列，且电源电压相同都为,5,V。,只有一个条件不满足，,TTL,门电路输出高电平,2.7,V,，,CMOS,电路的输入高电平要求高于,3.5,V,。,1. 电源电压相同,接一上拉电阻,R,x,，,使,TTL,门电路的输出高电平升高至电源电压，以实现与,74,HC,电路的兼容。,TTL,门驱动,CMOS,门,CMOS,电源,U,DD,高于,TTL,电源,U,CC,2. 电源电压不同,方案一：选用具有电平偏移功能的,CMOS,电路,，该电路有两个电源输入端：,U,CC,=5V,、,U,DD,=10V,时，输入接收,TTL,电平,1.5,V/3.5V,，,输出,CMOS,电平,9,V/1V,，,满足,CMOS,电路对输入电压的要求。,方案二：,采用,TTL,的,OC,门，将,OC,门,T,5,管的外接电阻,R,L,直接与,CMOS,电源,U,DD,连接。,74HC109,CMOS,门驱动,TTL,门,4000系列,CMOS,电路驱动74系列,TTL,电路：,CMOS,门的驱动能力不满足,TTL,门的要求。,为解决这个问题，有多种方法。,4000系列,CMOS,电路驱动74,LS,系列,TTL,电路：,驱动一个,TTL,门时，可以直接相连。如果驱动门数增加，需要提高,CMOS,的驱动能力。,74,HC,系列、74,HCT,系列,CMOS,电路驱动,TTL,电路：,无论负载门是74系列还是74,LS,系列，都可以直接相连，应计算驱动门的个数。,用,CMOS,门,驱动,TTL,门,电路时，对于驱动门和负载门应当分不同系列考虑。,CMOS,门驱动,TTL,门,增加一级,CMOS,驱动器，如选择同相驱动器,CC4010 。,采用漏极开路的,CMOS,驱动器，如,CC40107 。,将,CMOS,门输出经分立元件驱动电路，实现电流的放大，再驱动,TTL,负载门。,4000系列,CMOS,电路驱动74系列,TTL,电路的几种方法,门电路带其它负载,门电路驱动发光二极管,LED,的连接方式：,设,LED,的工作电流为,I,D,、,LED,的正向压降为,U,D,。,输出高有效,限流电阻,R,的选择如下：,输出低有效,限流电阻,R,的选择如下：,本章学习重点在,TTL,和,CMOS,集成电路的外部特性，主要有两个方面：一是输入与输出之间的逻辑功能；二是外部电气特性及其主要参数。,TTL,电路输入级采用多发射极晶体管，输出级采用推拉式结构，工作速度快，负载能力强，是一种目前使用广泛的集成逻辑门。,CMOS,集成电路具有功耗低、扇出大、电源电压范围宽、抗干扰能力强、集成度高等一系列特点，在整个数字集成电路中占据主导地位。,在逻辑门电路的实际应用中，经常会碰到不同类型的门电路之间、门电路与负载之间的接口设计问题，正确分析和解决这些问题，是数字电路设计工作者应当掌握的。,小 结,自我检测：2.4，2.8，2.11，2.12，2.13,思考题： 2.4，2.7,习题： 2.2，2.7，2.12，2.20 ，2.22 ，2.27，2.30,作 业,