数字电子技术基础第3章数字电子技术基础课件第2次课

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,（,3-,*,）,数字电子技术基础第3章数字电子技术基础课件第2次课,数字电子技术基础第3章数字电子技术基础课件第2次课,数字电子技术基础第3章数字电子技术基础课件第2次课,数字电子技术基础第3章数字电子技术基础课件第2次课,一、组合逻辑电路的特点,逻辑功能的特点,：,任意时刻的稳定输出仅仅取决于当时的输入信号，而与电路原来的状态无关。,组合逻辑电路的一般结构如图所示。,组合逻辑电路的概述,电路结构的特点：,1,、由门电路组合而成，不包含任何记忆元件；,2,、信号是单向传输的，不存在输出到输入的反馈回路。,组合,逻辑电路,I,输入,I,0,I,n-1,I,1,Y,0,Y,m-1,Y,1,Y,输出,Y,0,=,F,0,(,I,0,I,1,I,n-1,),Y,1,=,F,1,(,I,0,I,1,I,n-1,),Y,m-1,=,F,m-1,(,I,0,I,1,I,n-1,),数字逻辑电路分为组合逻辑电路和时序逻辑电路,4,一、组合逻辑电路的特点组合逻辑电路的概述 电路结构的特点,二、组合电路逻辑功能的表示方法,用来表示逻辑函数的几种方法,逻辑图、真值表、卡诺图、逻辑表达式及时间图等，都可以用来表示组合电路的逻辑功能。,三、组合逻辑电路的分类,1,、按照逻辑功能特点不同划分：加法器、比较器、编码器、译码器、数据选择器和分配器、只读存储器等。,2,、按照使用基本开关元件不同划分：,CMOS,、,TTL,等。,3,、按照集成度不同划分：,SSI,（,Small Scale IC,，,小规模集成电路,）、,MSI,（,Medium Scale IC,，,中规模集成电路,） 、,LSI,（,Large Scale IC,，,大规模集成电路,） 、,VLSI,（,Very Large Scale IC,，,超大规模集成电路,）等。,5,二、组合电路逻辑功能的表示方法 三、组合逻辑电路的分,3.1,组合电路的基本分析方法和设计方法,一、分析方法,根据给定的逻辑图写出输出函数的逻辑表达式。,化简逻辑表达式，求出输出函数的最简,与或,表达式。,列出输出函数的真值表。,描述电路的逻辑功能。,所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。,3.1.1,组合电路的基本分析方法,给定组合逻辑电路,写输出逻辑表达式,化简,分析其功能,列出真值表,分析其功能,6,3.1 组合电路的基本分析方法和设计方法 一、分析方,二、分析举例：,解,：, 、根据逻辑图写输出逻辑表达式并化简,1,：,组合逻辑电路如图，试分析其逻辑功能。,、根据逻辑表达式列真值表,、由真值表分析逻辑功能,当,AB,相同时，输出为0,当,AB,相异时，输出为1,异或功能。,&,&,&,&,Y,A,B,0,1,1,0,0 0,0 1,1 0,1 1,Y,A,B,7,二、分析举例：解 ： 、根据逻辑图写输出逻辑表达式并化简1,分析举例,2,：分析图中所示电路的逻辑功能，输入信号,A,、,B,、,C,、,D,是一组二进制代码。,&,&,&,&,&,&,&,&,&,&,&,&,A,B,C,D,Y,解,1.,逐级写输出函数的逻辑表达式,W,X,2.,化简,3.,列真值表,A B C D,A B C D,Y,Y,0 0 0 0,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1 1,1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,4.,功能说明：,当输入四位代码中,1,的个数为,奇数,时输,出为,1,，为,偶数,时输出为,0,检奇电路,。,8,分析举例2：分析图中所示电路的逻辑功能，输入信号A、B、C、,解,：,、根据逻辑图写输出逻辑表达式,练习：,1,、,组合逻辑电路如图，试分析其逻辑功能。,Y,3,1,1,1,1,A,B,C,Y,Y,1,Y,2,1,、化简逻辑表达式,电路的输出,Y,只与输入,A,、,B,有关，而与输入,C,无关。,Y,和,A,、,B,的逻辑关系为与非运算的关系。,、电路的逻辑功能,9,解：、根据逻辑图写输出逻辑表达式练习：1、组合逻辑电路如图,2,：,试分析图示电路的逻辑功能。,解：,第一步：由逻辑图可以写输出,F,的逻辑表达式为：,10,2：试分析图示电路的逻辑功能。解：10,第二步：原式可变换为,第四步：确定电路的逻辑功能。,由真值表可知，三个变量输入,，,，,，只有两个及两个以上变量取值为,1,时，输出才为,1,。可见电路可实现,多数表决,逻辑功能。,第三步：列出真值表如表所示。,A,B,C,F,0,0,0,0,0,1,0,0,0,0,1,0,0,1,1,1,1,0,0,0,1,0,1,1,1,1,0,1,1,1,1,1,11,第二步：原式可变换为 第四步：确定电路的逻辑功能。第三步：,3.1.2,组合电路的基本设计方法,一、设计方法,根据要求，设计出适合需要的组合逻辑电路应该遵循的基本步骤，可以大致归纳如下：,1,、,进行逻辑抽象,分析设计要求，确定输入、输出信号及它们之间的因果关系。,设定变量，即用英文字母表示有关输入、输出信号，表示输入信号者称为输入变量，有时也简称为变量，表示输出信号者称为输出变量，有时也称为输出函数或简称函数。,组合逻辑功辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的逻辑电路。,12,3.1.2 组合电路的基本设计方法,状态赋值，即用0和1表示信号的有关状态。,列真值表。根据因果关系，把变量的各种取值和相应的函数值，以表格形式一一列出，而变量取值顺序则常按二进制数递增排列，也可按循环码排列。,2、进行化简,输入变量比较少时，可以用卡诺图化简。,输入变量比较多用卡诺图化简不方便时，可以用公式法化简。,3、画逻辑图,变换最简与或表达式,，,根据所用元器件,(,分立元件,或,集成芯片,),的情况将函数式进行化简。,求出所需要的最简式。,根据最简式画出逻辑图。,13,状态赋值，即用0和1表示信号的有关状态。13,二、设计举例,例,1,：,试设计一个三人多数表决电路，要求提案通过时输出为,1,，否则为,0,。,解：,分析：,“多数表决电路”是按照少数服从多数的原则对某项决议进行表决，确定是否通过。,令,逻辑变量,A,、,B,、,C,分别代表参加表决的,3,个成员，并约定逻辑变量取值为,0,表示反对,，取值为,1,表示赞成；,逻辑函数,Y,表示表决结果。,Y,取值为,0,表示决议被否定，,Y,取值为,1,表示决议通过。,按照少数服从多数的原则可知，函数和变量的关系是：,当,3,个变量,A,、,B,、,C,中有,2,个或,2,个以上取值为,1,时，函数,Y,的值为,1,，其他情况下函数,Y,的值为,0,。,14,二、设计举例 例1：试设计一个三人多数表决电路，要求,1,、列真值表,2,、由真值表可写出：,Y(,A,B,C,)=,m(,3,5,6,7,),1,1,1,0,0,0,0,1,BC,00 01 11 10,0,1,A,Y,3,、填卡诺图化简逻辑函数,0,0,0,1,0,1,1,1,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,Y,A B C,4,、 输出函数式,Y=AB+BC+AC,5,、用与门、或门设计电路,6,、用与非门设计电路,思考：若,只,用二输入与非门设计电路，如何画逻辑图？,提示：,的形式画逻辑图,。,将函数式化为,&,&,1,A,B,C,Y,&,&,&,A,B,C,Y,&,&,15,1、列真值表2、由真值表可写出：Y(A,B,C)=m(3,首先确定输入变量,：,设：,A,B,C,为输入变量分别代表参加表决的逻辑变量，,Y,为输出变量，表示输出结果。,规定：,A,B,C,为,1,表示赞成，为,0,表示反对。,Y,=1,表示通过，,Y,=0,表示反对。,AB,AC,第二步：函数化简,第三步：画逻辑电路图,解：,第一步：列真值表,真值表,A,B,C,Y,0,0,0,0,0,0,1,0,0,1,0,0,0,1,1,0,1,0,0,0,1,0,1,1,1,1,0,1,1,1,1,1,A,B,C,Y,&,&,&,例,2,：,设计一个三变量表决器，其中,A,具有否决权。,BC,A,00,01,11,10,0,1,1,1,1,16,首先确定输入变量： 设：A,B,C为输入变量分别代表参加表,例,3,：,设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。,解：,设定变量和状态赋值：,设楼上开关为,A,，楼下开关为,B,，灯泡为,Y,。并设,A,、,B,闭合时为,1,，断开时为,0,；灯亮时,Y,为,1,，灯灭时,Y,为,0,。,列真值表：,根据逻辑要求列出真值表如下。,逻辑表达式：,由真值表,得逻辑逻辑表达式,已为最简与或表达式,A B,Y,0 0,0,0 1,1,1 0,1,1 1,0,17,例3：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的,画逻辑电路图：,用与非门实现,用异或门实现,18,画逻辑电路图：用与非门实现用异或门实现18,例,4,：,设计一个路灯控制电路，要求实现的功能是：当总电源开关闭合时，安装在三个不同地方的三个开关都能独立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。,解： 逻辑抽象,输入、输出信号：输入信号是四个开关的状态，输出信号是路灯的亮、灭。,设定变量用,S,表示总电源开关，用,A,、,B,、,C,表示安装在三个不同地方的分开关，用,Y,表示路灯。,状态赋值：用,0,表示开关断开和灯灭，用,1,表示开关闭合和灯亮。,19,例4：设计一个路灯控制电路，要求实现的功能是：当总电,列真值表：由题意不难理解，一般地说，四个开关是不会在同一时刻动作的，反映在真值表中任何时刻都只会有一个变量改变取值，因此按循环码排列变量,S,、,A,、,B,、,C,的取值较好，如右表所示。,0,0,0,0,0,0,0,0,1,0,1,0,1,0,1,0,0 0 0 0,0 0 0 1,0 0 1 1,0 0 1 0,0 1 1 0,0 1 1 1,0 1 0 1,0 1 0 0,1 1 0 0,1 1 0 1,1 1 1 1,1 1 1 0,1 0 1 0,1 0 1 1,1 0 0 1,1 0 0 0,Y,S A B C, 进行化简,由下图所示,Y,的卡诺图可得,1,0,1,0,0,1,0,1,0,0,0,0,0,0,0,0,BC,10,11,00,01,SA,00,01,11,10,20,列真值表：由题意不难理解，一般地说，四个开关是不会在同,画逻辑图,用异或门和与门实现。,变换表达式,逻辑图：如下图所示。,1,1,&,A,B,C,S,Y,21, 画逻辑图 逻辑图：如下图所示。11&AB,练习：,设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。,解,1.,逻辑抽象,输入变量：,1 -,亮,0 -,灭,输出变量：,R,（,红,）,Y,（,黄,）,G,（,绿,）,Z,（,有无故障,）,1 -,有,0 -,无,列真值表,R Y G,Z,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1,0,0,1,0,1,1,1,2.,卡诺图化简,R,YG,0,1,00,01,11,10,1,1,1,1,1,22,练习： 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下,练习：,设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。,解,3.,画逻辑图,&,1,&,&,&,1,1,1,R,G,Y,Z,23,练习：设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，,作业题,P225,题,3.1(a),P226,题,3.5,24,作业题24,3.2,加法器和数值比较器,3.2.1,加法器,一、半加器和全加器,1.,半加器,（,H,alf,A,dder,）,两个,1,位二进制数相加，不考虑来自低位的进位。,0 0,0 1,1 0,1 1,0 0,1 0,1 0,0 1,真,值,表,函数式,A,i,+,B,i,=,S,i,(,和,),C,i,(,进位,),25,3.2 加法器和数值比较器3.2.1 加法器一、半加器,逻,辑,图,曾,用,符,号,国,标,符,号,半加器,（,H,alf,A,dder,）,S,i,&,A,i,B,i,=1,C,i,CO,S,i,A,i,B,i,C,i,HA,S,i,A,i,B,i,C,i,函,数,式,26,逻曾国半加器（Half Adder）Si&AiBi=1Ci,2.,全加器,（,F,ull,A,dder,）,两个,1,位二进制数相加，考虑来自低位的进位。,A,i,+,B,i,+ C,i,-1,(,来自低位进位,),=,S,i,(,和,),C,i,(,向高位进位,),1 0 1 1,-,A,1 1 1 0,-,B,+,-,来自,低位进位,1,0,0,1,0,1,1,1,1,真,值,表,标准,与或式,A,i,B,i,C,i,-1,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,S,i,C,i,A,i,B,i,C,i,-1,S,i,C,i,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,-,S,高位进位,27,2. 全加器（Full Adder）两个 1 位二进制数相,卡诺图,全加器,（,F,ull,A,dder,）,A,i,B,i,C,i-1,0,1,00,01,11,10,1,1,1,1,S,i,A,i,B,i,C,i-1,0,1,00,01,11,10,1,1,1,1,C,i,圈,“,0,”,最简与或式,圈,“,1,”,28,卡诺图全加器（Full Adder）AiBiCi-1010,逻辑图,(a),用,与门,、,或门,和,非门,实现,曾用符号,国标符号,CO,CI,S,i,A,i,B,i,C,i,-1,C,i,FA,S,i,A,i,B,i,C,i,-1,C,i,&,&,&,&,&,&,&,1,1,1,1,A,i,S,i,C,i,B,i,C,i,-1,1,29,逻辑图(a) 用与门、或门和非门实现曾用符号国标符号COC,(b),用,与或非门,和,非门,实现,&,1,&,1,1,1,1,C,i,S,i,A,i,B,i,C,i,-1,30,(b) 用与或非门和非门实现&1&1111CiSiAiB,3.,集成全加器,TTL,：,74LS183,CMOS,：,C661,双全加器,74LS183,V,CC,2,A,i,2,B,i,2,C,i,-1,2,C,i,2,S,i,V,CC,2A,2B,2CI,n,2CO,n,+1,2F,1A,1B,1CI,n,1F,GND,1,A,i,1,B,i,1,C,i,-1,1,S,i,地,1,C,i,1 2 3 4 5 6 7,14 13 12 11 10 9 8,C661,V,DD,2,A,i,2,B,i,2,C,i,-1,1,C,i,1,S,i,2,S,i,1,C,i,-1,2,C,i,1,A,i,1,B,i,V,SS,31,3. 集成全加器TTL：74LS183CMOS：C661双全,二、加法器,（,Adder,）,实现多位二进制,数相加的电路,1.,四位串行进位加法器,特点：,电路简单，连接方便,速度低,=,4,t,pd,t,pd, 1,位全加器的平均,传输延迟时间,C,0,S,0,B,0,A,0,C,0-1,CO,S,CI,C,1,S,1,B,1,A,1,CO,S,CI,C,2,S,2,B,2,A,2,CO,S,CI,C,3,S,3,B,3,A,3,CO,S,CI,32,二、加法器（Adder）实现多位二进制1. 四位串行进位加,2.,超前进位加法器,作加法运算时，各位数的进位信号由输入二进制数直接产生。,特点,优点：速度快,缺点：电路比较复杂,33,2. 超前进位加法器 作加法运算时，各位数的进,逻辑结构示意图,超前进位电路,S,3,S,2,S,1,S,0,C,3,A,3,B,3,A,2,B,2,A,1,B,1,A,0,B,0,C,0-1,CI,CI,CI,CI,34,逻辑结构示意图超前进位电路 S3 S2 S1 S,3. 2. 2,数值比较器,（,Digital Comparator,）,一、,1,位数值比较器,0 0,0 1,1 0,1 1,0 1 0,0 0 1,1 0 0,0 1 0,真,值,表,函数式,逻辑图,用,与非门,和,非门,实现,A,i,B,i,L,i,G,i,M,i,L,i,(,A B,),G,i,(,A = B,),M,i,(,A ,B,L =,1,A,=,B,M =,1,A,1,0,0,=,1,0,0,=,=,1,0,0,=,=,=,1,0,0,=,=,=,=,0,1,0,0,0,1,=,0,0,1,=,=,0,0,1,=,=,=, BL =,G,=,(,A,3,B,3,)(,A,2,B,2,),(,A,1,B,1,)(,A,0,B,0,),&,&,1,&,1,&,&,1,&,1,&,&,1,&,1,&,1,1,&,1,&,1,&,1,1,M,L,G,A,2,A,1,B,3,A,3,B,2,B,1,B,0,1,A,0,4,位数值比较器,M,= A,3,B,3,+,(,A,3,B,3,),A,2,B,2,+,(,A,3,B,3,)(,A,2,B,2,),A,1,B,1,+,(,A,3,B,3,)(,A,2,B,2,)(,A,1,B,1,),A,0,B,0,1,位数值比较器,A,i,M,i,B,i,A,i,B,i,A,i,B,i,L,i,G,i,A,i,B,i,&,1,&,1,&,L,=,M G,=M+G,37,G = (A3B3)(A2B2)&1&1&1&1&,扩展：,级,联,输,入,集成数值比较器,74LS85,(TTL),两片,4,位,数值比较器,74LS85,A,B,74LS85,A,B,V,CC,A,3,B,2,A,2,A,1,B,1,A,0,B,0,B,3,A,B,F,A,B,F,A,=,B,F,A,B,地,1 2 3 4 5 6 7 8,16 15 14 13 12 11 10 9,7485 74LS85,比较输出,1,8,位,数值比较器,低位比较结果,高位比较结果,F,A,B,F,A,B,B,7,A,7,B,6,A,6,B,5,A,5,B,4,A,4,B,3,A,3,B,2,A,2,B,1,A,1,B,0,A,0,38,扩展：级 集成数值比较器 两片 4 位数值比较器74,比 较 输 入,级 联 输 入,输 出,A,3,B,3,A,2,B,2,A,1,B,1,A,0,B,0,A,B,F,A,B,0,0,1,=,0,0,1,=,=,0,0,1,=,=,=,0,0,1,=,=,=,=,0,0,1,0,0,1,=,=,=,=,0,1,0,0,1,0,=,=,=,=,1,0,0,1,0,0,1,0,0,=,1,0,0,4,位集成数值比较器的真值表,级联输入：,供扩展使用，一般接低位芯片的比较输出，即,接低位芯片的,F,A,B,。,=,=,=,=,=,B,只是为了电路对称，不起判断作用,B,7,A,7,B,6,A,6,B,5,A,5,B,4,A,4,F,A,B,CC14585,A,B,B,3,A,3,B,2,A,2,B,1,A,1,B,0,A,0,F,A,B,CC14585,A,B,集成数值比较器,CC15485,(,CMOS),扩展：,两片,4,位,8,位,V,DD,A,3,B,3,F,A,B,F,A,BA B 只是为了电路对称，不起判断作,3. 3,编码器和译码器,3. 3. 1,编码器,（,Encoder,）,编码：,用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）,二进制编码器,二,十进制编码器,分类：,普通编码器,优先编码器,2,n,n,104,或,Y,1,I,1,编 码 器,Y,2,Y,m,I,2,I,n,代码输出,信息输入,编 码 器 框 图,41,3. 3 编码器和译码器3. 3. 1 编码器（Enc,一、二进制编码器,用,n,位二进制代码对,N,= 2,n,个信号进行编码的电路,3,位二进制编码器,(8,线,- 3,线,),编码表,函数式,Y,2,=,I,4,+,I,5,+,I,6,+,I,7,Y,1,=,I,2,+,I,3,+,I,6,+,I,7,Y,0,=,I,1,+,I,3,+,I,5,+,I,7,输,入,输,出,I,0,I,7,是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。,输 入,输 出,0 0 0,0 0,1,0,1,0,0,1,1,1,0 0,1,0,1,1,1,0,1,1,1,Y,2,Y,1,Y,0,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,3,位,二进制,编码器,I,0,I,1,I,6,I,7,Y,2,Y,1,Y,0,I,2,I,4,I,5,I,3,42,一、二进制编码器用 n 位二进制代码对 N = 2n 个信号,函数式,逻辑图,用,或门,实现,用,与非门,实现,Y,0,Y,1,Y,2,1,1,1,I,7,I,6,I,5,I,4,I,3,I,2,I,1,I,0,&,&,&,Y,0,Y,1,Y,2,43,函数式逻辑图 用或门实现 用与非门实现Y0,优先编码：,允许几个信号同时输入，但只对优先级别最高,的进行编码。,优先顺序：,I,7,I,0,编码表,输 入,输 出,I,7,I,6,I,5,I,4,I,3,I,2,I,1,I,0,Y,2,Y,1,Y,0,1, ,1 1 1,0,1, ,1 1 0,0 0,1, ,1 0 1,0 0,0,1, ,1 0 0,0 0,0 0,1, ,0 1 1,0 0,0 0 0,1, ,0 1 0,0 0,0 0 0 0,1,0 0 1,0 0,0 0 0 0 0,1,0 0 0,函数式,Y,2,=,I,7,+,I,6,+,I,5,+,I,4,2. 3,位二进制优先编码器,Y,1,=,I,7,+I,6,+I,5,I,4,I,3,+ I,5,I,4,I,2,Y,0,=,I,7,+ I,6,I,5,+ I,6,I,4,I,3,+ I,6,I,4,I,2,I,1,44,优先编码：允许几个信号同时输入，但只对优先级别最高编码表输,输入,输出,为原,变量,逻,辑,图,输入,输出,为反,变量,Y,2,Y,1,Y,0,1,1,1,&,&,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,I,7,I,6,I,5,I,4,I,3,I,2,I,1,I,0,45,输入逻输入Y2Y1Y0111&11111111111,用,4,位二进制代码对,0 9,十个信号进行编码的电路,1. 8421 BCD,编码器,2. 8421 BCD,优先编码器,3.,集成,10,线,-4,线,优先编码器,（,74147 74LS147,）,三、几种常用编码,1.,二,-,十进制编码,8421,码 余,3,码,2421,码,5211,码 余,3,循环码 右移循环码,循环码（反射码或格雷码）,ISO,码,ANSCII,（,ASCII,）码,二、二,-,十进制编码器,2.,其它,二,-,十进制,编码器,I,0,I,2,I,4,I,6,I,8,I,1,I,3,I,5,I,7,I,9,Y,0,Y,1,Y,2,Y,3,46,用 4 位二进制代码对 0 9 十个信号进行编码的电路1,3.3.2,译码器,（,Decoder,）,编码的逆过程，将二进制代码翻译为原来的含义,一、二进制译码器,(Binary Decoder),输入,n,位二进制代码,如：,2,线, 4,线译码器,3,线, 8,线译码器,4,线, 16,线译码器,A,0,Y,0,A,1,A,n,-1,Y,1,Y,m,-1,二进制,译码器,输出,m,个,信号,m,= 2,n,47,3.3.2 译码器（Decoder）编码的逆过程，将二进,1.,三位二进制译码器,( 3,线, 8,线,),真值表,函数式,A,0,Y,0,A,1,A,2,Y,1,Y,7,3,位,二进制,译码器,0 0 0 0 0 0 0,1,0 0 0 0 0 0,1,0,0 0 0 0 0,1,0 0,0 0 0 0,1,0 0 0,0 0 0,1,0 0 0 0,0 0,1,0 0 0 0 0,0,1,0 0 0 0 0 0,1,0 0 0 0 0 0 0,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,48,1. 三位二进制译码器( 3 线 8 线)真值表函数式A,3,线,- 8,线译码器逻辑图,0,0,0,输出低电平有效,工作原理：,1,1,1,1,1,1,0,1,&,Y,7,&,Y,6,&,Y,5,&,Y,4,&,Y,3,&,Y,2,&,Y,1,&,Y,0,A,2,A,2,A,1,A,1,A,0,A,0,1,1,1,1,1,1,A,2,A,1,A,0,0,0,1,1,1,1,1,0,1,1,1,0,1,0,1,0,1,1,1,1,1,1,0,1,1,1,1,1,0,1,1,1,1,1,0,0,1,1,1,1,1,0,1,1,1,0,1,1,1,1,1,1,1,1,0,1,1,0,1,1,0,1,1,1,1,1,1,1,1,0,1,1,1,1,1,1,1,49,3 线 - 8 线译码器逻辑图000 输出低电平有效工作原,2.,集成,3,线, 8,线译码器,-,74LS138,引脚排列图,功能示意图,输入选通控制端,芯片,禁止,工作,芯片,正常,工作,V,CC,地,1,3,2,4,5,6,7,8,16,15,14,13,12,11,10,9,74LS138,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,A,0,A,1,A,2,S,3,S,2,S,1,Y,7,74LS138,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,A,0,A,1,A,2,S,3,S,2,S,1,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,A,0,A,1,A,2,ST,B,ST,C,ST,A,Y,7,50,2. 集成 3 线 8 线译码器 - 74LS138引,3.,二进制译码器的级联,两片,3,线, 8,线,4,线,-16,线,Y,0,Y,7,Y,8,Y,15,74LS138,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,A,0,A,1,A,2,ST,B,ST,C,ST,A,高位,Y,7,A,0,A,1,A,2,A,3,74LS138,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,A,0,A,1,A,2,ST,B,ST,C,ST,A,低位,Y,7,1,0,工作,禁止,有输出,无输出,1,禁止,工作,无输出,有输出,0, 7,8, 15,51,3. 二进制译码器的级联两片3 线 8 线4 线-16,三片,3,线,- 8,线,5,线,- 24,线,（,1,）（,2,）（,3,）,输 出,工,禁 禁,禁,工,禁,禁 禁,工,0 0,0 1,1 0,1 1,禁 禁 禁,全为,1,74LS138,(1),Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,A,0,A,1,A,2,ST,B,ST,C,ST,A,Y,0,Y,7,Y,7,74LS138,(3),Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,A,0,A,1,A,2,ST,B,ST,C,ST,A,Y,16,Y,7,Y,23,74LS138,(2),Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,A,0,A,1,A,2,ST,B,ST,C,ST,A,Y,8,Y,7,Y,15,A,0,A,1,A,2,A,3,A,4,1,52,三片 3 线- 8 线5 线 - 24 线（1）（2）（3）,功能特点：,输出端提供全部最小项,电路特点：,与门,(,原变量输出,),与非门,(,反变量输出,),4.,二进制译码器的主要特点,二、二,-,十进制译码器,(,B,inary-,C,oded,D,ecimal Decoder),将,BCD,码翻译成对应的,十个,输出信号,集成,4,线,10,线,译码器：,7442 74LS42,53,功能特点：输出端提供全部最小项电路特点：与门(原变量输出)与,半导体显示,(LED),液晶显示,(LCD),共阳极,每字段是一只,发光二极管,三、显示译码器,数码显示器,a,e,b,c,f,g,d,a,b,c,d,e,f,g,R,+ 5 V,Y,a,A,3,A,2,A,1,A,0,+V,CC,+V,CC,显示,译码器,共阳,Y,b,Y,c,Y,d,Y,e,Y,f,Y,g,0,0,0,0,0,0,0,0,0,0,1,0,0,0,1,0,0,1,0,1,0,0,1,1,1,1,0,0,1,0,0,1,0,0,0,1,1,0,1,0,0,0,1,0,1,0,1,1,0,0,1,1,1,1,0,0,0,1,0,0,1,0,0,0,0,1,1,0,1,0,0,1,1,0,0,0,1,0,0,1,0,0,0,0,1,0,0,0,0,0,0,0,1,1,1,1,0,0,0,0,0,0,0,0,0,0,0,1,0,0,低电平,驱动,Ya,54,半导体显示(LED)液晶显示(LCD)共阳极每字段是一只三、,驱动共阳极数码管的电路,Ya,圈零：,55,驱动共阳极数码管的电路Ya圈零：55,A,3,A,2,A,1,A,0,Y,f,Y,e,Y,d,Y,c,Y,b,Y,a,Y,g,Ya,圈,1,：,Ya=A,2,A,1,A,0,+A,3,A,2,A,1,A,0,=A,2,A,1,A,0,+A,3,A,2,A,1,A,0,=A,2,A,1,A,0,A,3,A,2,A,1,A,0,56,A3A2A1A0YfYeYdYcYbYaYgYa圈1：Ya=,共阴极,a,b,c,d,e,f,g,R,+5 V,Y,a,A,3,A,2,A,1,A,0,+V,CC,显示,译码器,共阴,Y,b,Y,c,Y,d,Y,e,Y,f,Y,g,高电平,驱动,0,0,0,0,1,1,1,1,1,1,0,0,0,0,1,0,0,1,0,0,1,1,0,0,0,0,1,1,0,1,1,0,1,0,0,1,1,0,1,0,0,0,1,0,1,0,1,1,0,0,1,1,1,1,0,0,0,1,0,0,1,1,1,1,1,0,0,1,0,1,1,0,0,1,1,1,0,1,1,0,1,1,1,0,1,1,1,1,1,1,1,1,0,0,0,0,1,1,1,1,1,1,1,1,1,1,1,0,1,1,a,e,b,c,f,g,d,57,共阴极abcdefgR+5 VYaA3A2A1A0+VCC显,