微机原理与接口技术

单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,4.3 80486,引脚功能,80486有,168,根引脚,4.,3.1,地址总线和数据总线,1.,A,31,A,2,地址总线（输出、三态）。用于寻址一个4字节单元，和,BE,3,BE,0,相结合，起到32位地址的作用。,2.,BE,3,BE,0,字节选通（输出），低电平有效。用于选通在当前的传送中要涉及4字节数据中的哪几个字节。具体地说，,BE,3,用于选通允许,D,31,D,24,传送；,BE,2,用于选通允许,D,23,D,16,传送；,BE,1,用于选通允许,D,15,D,8,传送；,BE,0,用于选通允许,D,7,D,0,传送。,3.,D,31,D,0,数据总线（双向、三态）。可支持32位、16位或8位数据传送。,4.,3.2,控制总线,1.奇偶校验信号,DP,3,DP,0,奇偶校验信号（输入/输出）。,DP,3,用于,D,31,D,24,数据线奇偶校验，,DP,2,用于,D,23,D,16,数据奇偶校验，,DP,1,用于,D,15,D,8,数据线奇偶校验，,DP,0,用于,D,7,D,0,数据线奇偶校验。,PCHK,奇偶校验状态（输出），低电平有效。有效时表示数据有奇偶校验错误。,2.总线周期定义信号,表示正在操作的总线周期类型,M/IO,存储器/输入输出选择（输出）。用于区别存储器操作和,I/O,周期。高电平表示对存储器访问，否则为,I/O,访问。,W/R,读/写控制（输出）。用于区别写操作和读操作周期。高电平表示执行写操作，否则执行读操作。,D/C,数据/控制信号（输出）。用于区别传送数据操作和传送控制信号操作周期。高电平表示目前传送数据，否则为传送控制信号。,M/IO,、,W/R,、,D/C,信号的状态组合定义了总线周期的类型,M/IO,D/C,W/R,总线周期类型,0,0,0,中断响应,0,0,1,终止/专用周期,0,1,0,输入/输出数据读出,0,1,1,输入/输出数据写入,1,0,0,代码读出,1,0,1,保留,1,1,0,存储器数据读出,1,1,1,存储器数据写入,LOCK,总线锁定周期（输出），低电平有效。有效时表示当前总线周期被锁定，80486独占系统总线。,PLOCK,伪总线锁定周期（输出），低电平有效。有效时表示当前总线周期和下一个总线周期被锁定，使80486的64位数据读/写操作能够连续完成。,3.总线控制信号,ADS,地址状态（输出），低电平有效。有效时表示一个总线周期的开始，此时地址信号和总线周期定义信号均有效。,RDY,准备就绪（输入），低电平有效。有效时表示外部系统已在数据引脚上放好了有效数据（读操作）或者已接受了80486的数据（写操作）。,一个典型的80486总线周期包括两个时钟周期(,T,1,、T,2,)。,如果在,T2,结束前，采样到,RDY,信号有效，就结束当前总线周期；反之，就插入一个等待时钟，使总线周期继续，然后,RDY,又被采样。除非,RDY,信号被采样时已为低电平，否则等待时钟会继续加入,。,4.成组传送控制,BRDY,成组准备就绪（输入），低电平有效。有效时表示外部系统已作好成组传送的准备。,BLAST,成组最后读取（输出），低电平有效。有效时表示80486已从主存读取最后一个双字信息（共读取4个连续的双字信息）。,5.高速缓存控制信号,KEN,高速缓存允许（输入），低电平有效。用来确定当前周期所传送的数据是否可以进行高速缓存。,FLUSH,高速缓存刷新（输入），低电平有效。有效时在一个时钟周期内清除整个内部高速缓存的全部内容。,6.高速缓存使无效控制信号,AHOLD,外部地址保持（输入），高电平有效。有效时强制微处理器立即放弃地址总线输出，并允许读入外部地址。,EADS,外部地址保持（输入），低电平有效。有效时表示一个有效地址已送到地址总线上，微处理器可以从地址总线读入该地址。,7.页面高速缓存控制信号,PWT,页通写（输出），高电平有效。有效时允许进行页通写操作。,PCD,页高速缓存禁止（输出），高电平有效。有效时禁止页高速缓存操作。,8.数据出错报告信号,FERR,浮点出错（输出），低电平有效。有效时表示浮点运算中出现了错误。,IGNNE,数据出错忽略（输入），低电平有效。有效时处理器将忽略当前的浮点运算出错状态。,9.第20位地址,A20,屏蔽信号,A,20,M,地址位,A,20,屏蔽（输入），低电平有效。有效时微处理器在查找内部,Cache,或访问某个存储单元之前，将屏蔽第20位地址线（,A,20,）,使微处理器只访问1,MB,以内的低序地址。,10.总线仲裁信号,BREQ,总线请求（输出），高电平有效。有效时表示80486内部已提出一个总线请求。,HOLD,总线保持请求（输入），高电平有效。其它总线设备要求使用系统总线时，通过,HOLD,向80486提出总线保持请求。,HLDA,总线保持响应（输出），高电平有效。有效时表示微处理器已将总线控制权交给提出总线保持请求的总线设备。,BOFF,总线释放（输入），低电平有效。有效时将强制微处理器在下一个时钟周期释放对总线的控制。,11.总线宽度控制信号,BS,8,、BS,16,总线宽度控制（输入），低电平有效。,BS,8,和,BS,16,均由外部硬件提供，用来控制数据总线传送的速度，以满足8位和16位设备数据传送的需要。当,BS,8,有效时，传送8位数据；,BS,16,有效时，传送16位数据;,BS,8,和,BS,16,同时有效时，传送8位数据；,BS,8,和,BS,16,均无效时，传送32位数据。,12.中断/复位信号,INTR,可屏蔽中断请求（输入），高电平有效。有效时表示外部有可屏蔽中断请求。,NMI,不可屏蔽中断情求（输入），上升沿有效。有效时表示外部有不可屏蔽中断请求。,RESET,复位（输入），高电平有效。有效时将终止80486正在进行的所有的操作，并设置80486为初始状态。在,RESET,之后，80486将从,FFFFFFF0H,单元开始执行指令。,4.,3.3,时钟信号,CLK,时钟信号（输入）。,CLK,为80486提供基本的定时和内部工作频率。所有外部定时与计数操作都是相对于,CLK,的上升沿而制定的。,