第6章输入输出技术

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级二级二级二级二级二级二级二级二级二级二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级二级二级二级二级二级二级二级二级二级二级,第三级,第四级,第五级,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级二级二级二级二级二级二级二级二级二级二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级二级二级二级二级二级二级二级二级二级二级,第三级,第四级,第五级,*,第,6,章 数据传送方式,学习重点,：,掌握I/O接口的概念和功能；,微处理器与I/O设备之间数据传输的3种控制方式；,深刻理解中断,包括中断分类、中断向量、中断处理过程、中断优先级及中断嵌套的概念和实现方案；,掌握8259A的使用方法；,掌握DMA基本概念；,并行接口、串行接口、定时器及模数数模转换结构和原理。,1,第,6,章,输入输出接口概述,6.1.1,输入输出接口电路,所谓接口是指,CPU,和存储器、外部设备或者两种外部设备之间，或者两种机器之间通过系统总线进行连接的 逻辑部件（或称电路），它是,CPU,与外界进行信息交换的中转站。,图,6-1,为一个微型计算机的输入输出接口结构图。可以看出，一个简单的微机系统需要,CPU,、存贮器、基本输入输出接口以及将它们连接在一起的各种信号线和接口电路。,2,图,6,一,1,微型计算机的输入输出接口结构图,3,第,6,章 数据传送方式,1I/O 信息的组成,CPU 通过接口与外设交换信息，这些信息包括,数据信息、状态信息和控制信息。,（1）数据信息,:,可分为,数字量、模拟量和开关量,。,数字量,：,是键盘、CRT、打印机及磁盘等 I/O 外设与 CPU 交换的信息，它是,以二进制形 式,表示的数或以 ASCII 码表示的数或字符。,模拟量：,当微型计算机用于控制系统时，大量的现场信息,如温度、压力、流量、位移等),，经过,传感器把非电量,转换成电量，,并经放大处理得到模拟量的电压或电流。,这些模拟量必须先经过 A/D 转换器转换成数字量才能输入计算机；,计算机控制信号的 输出也必须先经过 D/A 转换器把数字量转换成模拟量才能去控制执行机构。,4,第,6,章 数据传送方式,开关量,即两个状态的量。如,开关的断开与闭合、阀门的打开与关闭等,。,通常开关量要经过相应的电平转换才能与计算机连接。每个开关量只要一位二进制数表示，故对于字长为,8,位,(,或,16,位,),的计算机，一次可输入或输出,8,位,(,或,16,位,),开关量。,（,2,）状态信息,状态信息是,CPU,与外设之间交换数据时的联络信息。,CPU,通过读取外设状态信号，可知外设的工作状态。,如输入设备的数据是否准备好，输出设备是否空闲,。,输出设备正在输 出信息，则用,BUSY,信号通知,CPU,暂停送数。因此，,状态信号是,CPU,与,I/O,外设正确进行 数据交换的重要条件。,5,第,6,章 数据传送方式,（3）控制信息,控制信息,是,设置 I/O 外设(包括 I/O 接口)的工作模式、 命令字的有关信息,。,如“启动”、“停止”信息。,2I/O 接口的作用,(1),转换信息格式,。,(2),提供联络信号，协调数据传送的状态信息。,(3),协调定时差异。,(4),进行译码选址。,(5),实现电平转换。,(6),具备时序控制。,(7),可编程,。,6,第,6,章 数据传送方式,3,微处理器与,I/O,接口电路的连接,微处理器,通过数据总线、地址总线和控制总线与存储器及输入输出接口电路连接,，为了保证系统工作的可靠性，,在构成系统时必须考虑以下几个方面的问题。,(,1),负载能力的匹配：,器件输出端所接的负载不能超过器件的负载能力。,(2),速度配合问题,：,存储器,或,输入输出端口,的,读,/,写时间必需小于,CPU,在读,/,写周期中提供的,读,/,写时间,。在,CPU,提供的时间不足时，可以通过选取适当速度的芯片或改变,CPU,的时钟频率等方法满足上述条件，也可通过,READY,引脚，请求,CPU,插入,TW,周期以实现速度配合。,(3),逻辑连接的正确性,：,正确连接地址线、数据线及控制总线，保证,CPU,在执行对某 一存储单元或输入输出端口的读写指令时，该单元或端口确实被选中并进行相应的操作。,7,6,.,1.2,CPU与外设之间的数据传送方式,从CPU与外设通信的特点知：在数据传送之前一般要进行状态的“联络”，,计算机的外部设备种类繁多，,有机械式、电动式、电子式或其他形式,，其,输入的信息也不尽相同,，可以是数字量、模拟量，也可以是开关量或是串行/并行信号，,为保证CPU和外设之间能正确、有效f 进行信息传输,，针对不同的外设，不同场合就需要采用不同的数据传送方式。,CPU与外设之间的数据传送方式有3种：,程序控制传送方式,；,中断传送方式,；,DMA传送方式。,8,6,.1.,2,程序控制传送方式,1程序控制的输入输出,程序控制方式是指 CPU 与外设之间的数据传送是在程序控制下完成，它,又可成无条件传送方式,和,查询方式两类。,（1）无条件传送方式,最简单的输入/输出控制方式。,该方式认为外设始终是准备好的， 能随时提供数据,。如按钮开关、发光二极管等。,一般适用于经过较长时间间隔数据才有显著变化的情况。,这时,无需检查 端口的状态,，,就可以立即采集数据,。这时的,端口不需要加锁存器,而直接用三态缓冲器与系统总线相连。采用无条件传送方式接口电路如,图 6-2,所示。,9,图,6,一,2,无条件传送方式接口,电路,10,6,.1.,2,程序控制传送方式,（2）查询传送方式,当快速的,CPU,与慢速的,I/O 设备,之间交换数据时,，这就很难保证当 CPU 输入时，外设已准备 好数据；输出时，外设的数据锁存器是空的。因此，,在 CPU 传送数据前，应去查一下外设 的状态，,若,设备,准备好，就进行数据传送，,否则，CPU 就等待。,查询式输入,图 6-3,所示为查询式输入的接口电路，该电路有两个端口寄存器，即,状态口寄存器,和,数据口寄存器,。当输入设备准备好数据之后，发出选通信号。, 查询式输出,查询式输出接口电路， 它的状态口和数据口合用一个地址。当前输出设备空闲时，状态标志触发器清0。CPU 在输出数据之前，先读取状态信息。假设忙闲标志接至数据线D0位，当D0=0时，表示输出设备空闲，CPU再对数据口执行输出指令。,11,图,6,一,3,查询式输入的接口电路,12,6,.1.,2,中断,传送方式,2中断传送方式,查询方式,中，CPU需要大量时间去执行状态查询程序,，,使CPU的效率大大降低。,另一个缺点是难于满足实时控制的需要。,因为 在查询方式下,CPU 处于主动地位，外设处于消极被查询的被动地位,。而在实时系统中，外设要求 CPU 为它的服务是随机的，这就,要求,外设有主动,申请 CPU 服务的权利,。此时，可以采用中断传送方式。,13,6,.1.,2,中断,传送方式,CPU,启动外部设备后，,继续执行主程序,，当外部设备,准备好传送数据时,向,CPU,发出中 断请求,，,CPU,响应这个请求后就,转向中断服务程序,去进行相应的输入输出操作。当对外设 的,请求处理完毕,后，,再返回,到被中断的程序继续执行。,采用这种中断方式时，,CPU,不再等 待或查询。,而是由,外部设备决定什么时候为它服务,，这种方法允许,CPU,与外设（甚至多个 外设）同时工作（或者说并行工作），,提高了,CPU,效率,，而且能在需要的时候随时为外设 服务，实时性好。,一般,CPU,内部均设有相应的硬件线路使其能在执行指令的同时监测通过中断引脚送入的中断请求信号并响应中断请求。,14,6,.1.,2,中断,传送方式,中断方式,优点：,可以较为实时地外部中断源的请求，,缺点：,由于它需要额外开销时间（用于 中断响应、断点保护与恢复等）以及中断处理的服务时间，使得中断响应频率受到了限制。,当高速外设与计算机系统进行信息交换时，若采用中断方式，,将会出现 CPU 频繁响应中断而不能有效地完成主要工作或者根本来不及响应中断而造成数据丢失现象,。,15,6,.1.,2,DMA,传送方式,3DMA 工作方式,直接存储器存取 DMA,(Direct Memory Access)技术可确保外设与计算机系统进行高速信息交换，即 DMA 方式。,在 DMA 方式下，,CPU不再直接参加,外设与内存间的数据传输，而是在系统需要进行DMA传输时，,将CPU对地址总线、数据总线、及控制总线的管理权交给DMA控制器进行控制,。当完成一次DMA数据传输后，再将这个控制权还给CPU。,以上工作,要,由,DMA 控制器（DMAC）,用硬件完成对传送过程的控制，,即控制和修改内存地址，控制 DMA 的开始与结束等。因此，在 DMA 方式下，,要由 DMAC 来控 制地址总线、数据总线和相应的控制信号线，而 CPU 必须让出这些总线的控制权，,在这种 工作方式下，数据传送速率可以达到很高，一般可在每秒 0.5 M 字节以上。,16,6,.1.,2,I/O处理,方式,4I/O 处理机方式,虽然，DMA 方式已能较好的实现高速度、大批量的数据传送，但是，,仍然需要 CPU对 DMAC 进行初始化，启动 DMA 操作，以及完成每次 DMA 操作之后检查传送的状态等。,对于 I/O 数据的处理，如对数据的变换、拆、装、检查等，更是离不开 CPU 的支持。为了 能让 CPU 进一步摆脱 I/O 数据传送的负担，提出了 I/O 处理机方式。,这种方式下，,采用,专门的 I/O 协处理器,，它不仅能控制数据的传送，而且，还可以执行 算术逻辑运算、转移、搜索和转换等,。当 CPU 需要进行 I/O 操作时，它,只要在存储器中建 立一个信息块，,将所需要的操作和有关的参数按照规定列入，,然后通知 I/O 协处理器来读取。 I/O 协处理器,读得控制信息,后,，能自动完成全部的 I/O 操作。,在这种系统中，所有的 I/O 操 作都是,以块为单位,来进行的。,17,6.1.3,I/O 端口的编址方式,I/O 端口,：,CPU 和 I/O 设备进行数据传送，在接口中就必须有一些寄存器或特定的硬件电路供 CPU 直接存取访问，称之为 I/O 端口，如,图 6-5,所示。,I/O 端口的地址,：,为了区分不同的 I/O 端口，也必须像存储 器一样给它们编号，这就是,I/O 端口的地址。,给内存和I/O端口分别安排不同的地址，就可以区分开数据传送的对象是内存还是外设端口。,根据编排地址的方式不同分为：统一编址和独立编址。,CPU 通过这些地址读取状态和传送数据，即 端口向接口电路中的寄存器发送命令，因此一个接口可以有多个端口，如命令端口、状态 端口和数据端口，分别对应于控制寄存器、状态寄存器和数据输入缓冲器等。,18,图6一5外设通过接口,与,系统的连接,19,6.1.3I/O,端口的编址方式,1统一编址方式,将所有 I/O 接口电路中的寄存器或三态缓冲器当作存储单元一样对待，每一个接口寄存 器都给予相应的 16 位地址编码。,这样，对外设进行输出输入操作就如对某一存储单元进行 读/写操作一样，只是各自具有不同的地址而已。,优点：,不需要专门的I/O指令，系统编程灵活。,缺点：,I/O端口占用了一部分内存空间，使内存空间减少，访问I/O端口同访问内存一样，执行时间增加。,20,6.1.3I/O,端口的编址方式,2,、,独立编址方式,采用独立编址方式的微型计算机系统中，CPU 的指令系统包含有,IN,指令和,OUT,指令，在 执 行 这些 指 令时 ， 控制器,设有IO/M,控制信号分别 控制 访,问,内,存,和访,问,外,设,操作 。,优点：,I/O 端口的地址码一般比同系统中存储单元的地址码短，,译码电路较简单,；,存储器同 I/O 端口的操作指令不同，,程序比较清晰,；,存储器和 I/O 端口的控制,电路结构相互独立,，可以分别设计。,缺点,:,需要专门的 I/O 指令,，这些 I/O 指令一般没有存储器访问指令丰富，所以程序设计的,灵活性较差,。,21,6.2.1,中断系统基本概念,6.2.1,中断系统基本概念,中断是指 CPU 在正常执行程序时，由于内部或外部事件或程序的预先安排引起 CPU 暂 时终止执行现行程序，转而去执行请求 CPU 为其服务的服务程序，待该服务程序执行完毕， 又能自动返回到被中断的程序继续执行。这种中断就是人们通常所说的外部中断。,除了传统的外围部件引起的 硬件中断外，又出现了内部的软件中断概念，外部中断和内部软件中断就构成了一个完整的中断系统。,22,6.2.1,中断系统基本概念,1,中断源,微型计算机中能引起中断的外部设备或内部原因称为中断源。,不同的计算机的设置有 所不同，通常微机系统的中断源一般有以下几种：,(1),一般的输入,/,输出设备，如键盘、打印机等,(2),实时时钟。,(3),故障源。,(4),软件中断。,23,6.2.1,中断系统基本概念,2,8086/8088,的中断类型,8086/8088CPU,有一个简单而灵活的中断系统，采用矢量型的中断结构，,共有,256,个中 断矢量号，又称中断类型号,。中断可以由外部设备启动，也可以由软件中断指令启动，在 某些情况下，也可由,CPU,自身启动。,8086CPU,中断分类如,图,6-6,所示。,（,1,）硬件中断,硬件中断是由,CPU,的外部中断请求信号触发的一种中断，分为不可屏蔽中断,NMI,和可屏蔽中断,INTR,。,（,2,）软件中断,软件中断也称内部中断，是由,CPU,检测到异常情况或执行软件中断指令所引起的一种 中断。通常有除法出错中断、单步中断、,INTO,溢出中断、,INT n,中断、断点中断等。,24,6.2.1,中断系统基本概念,3中断优先权,实际的中断系统常常有,多个中断源,，而中断申请引脚往往,只有一条中断请求线,。于是 在多个中断源同时请求时，,CPU必须确定为哪一个中断源服务，要能辨别优先权最高的中断源并响应之。,当CPU 在处理中断时，也要能响应更高级别的中断申请，而屏蔽掉同级或 较低级的中断申请,.,通常有两种方法解决中断优先权的识别问题。,（1）用软件查询方法确定中断优先权,采用软件查询中断方式时，中断优先权由查询顺序决定，先查询的中断源具有最高的优先权。软件查询方法的接口电路如,图 6-7,所示,。,25,图,6,一,7,软件查询办法的接口电路,26,6.2.1,中断系统基本概念,优点：,电路简单,。软件查询的顺序就是中断优先权的顺序，不需要专门的优先权排队电路，可以直接修改软件查询顺序来修改中断优先权，不必更改硬件。,缺点,：当中断源个数较多时,，,由逐位检测查询,到转入相应的中断服务程序所耗费的时间较长，,中断响应速度慢，服务效率低,。,（,2,）硬件优先权排队电路,又称菊花环式优先权排队电路。它是利用外设连接在,排队电路的物理位置,来决定其中断优先权的，,排在最前面的优先权最高，,排在最后面的优先权最低，电路如,图,6-9,所示。,27,6.2.1,中断系统基本概念,4,中断管理,8086CPU,可管理,256,种中断,。每种中断都指定一个中断矢量号，每一种中断矢量号都 与一个中断服务程序相对应。中断服务程序的入口地址存放在内存储器的中断矢量表内。 中断矢量表是中断矢量号与它相应的中断服务程序的转换表。,8086,以中断矢量为索引号， 从中断矢量表中取得中断服务程序的入口地址,。,在,8086/8088,微机系统的内存中，,把,0,段的,0000,03FFH,区域设置为一个中断向量表。每一个中断向量,占,4,个存储单元。,其中，,前两个单元存放,中断子程序入口地址的偏移量,（,IP,）,，低位在前，高位在后；,后两个单元存放,中断子程序入口地址的段地址（,CS,）,，也是低位在前，高位在后,。,在中断向量表中，这些中断是按中断类型的序号，从,0,单元开始，顺序排 列。,8086/8088,的中断向量表见,图,6-10,，中断矢量表分为三部分：,28,图,6,一,10 8086 8088,的中断向量表,29,6.2.1,中断系统基本概念,(1),专用中断：,类型,0,类型,4,，共有,5,种类型,。专用中断的中断服务程序的入口地址,由系统负责装入,，用户不能随意修改。,(2),备用中断：,类型,5,类型,3FH,，这是,Intel,公司为软、硬件开发保留的中断类型,， 一般不允许用户改作其他用途。,(3),用户中断：,类型,40H,类型,FFH,，为,用户可用中断,，其中断服务程序的入口地址由用户程序负责装入。,30,6.2.1,中断系统基本概念,5,中断处理过程,微机系统的中断处理过程如,图,6-11,所示，大致可分为中断请求、中断响应、中断处理 和中断返回四个过程，这些步骤有的是通过硬件电路完成的，有的是由程序员编写程序来 实现的。,31,图,6,一,11,中断处理,过,程,32,6.2.1,中断系统基本概念,6,中断处理子程序的结构模式,所有的中断处理子程序都有如下的结构模式：,中断处理子程序的开始必须通过一系列推入堆栈指令来进一步,保护中断时的现场,，即保护,CPU,各寄存器的值。,在一般情况下，应该用指令设置中断允许标志,IF,来开放中断，以,允许级别较高的 中断请求进入,。,中断处理的具体内容是,中断处理子程序,的主要部分。,中断处理子程序的尾部则是一系列,弹出堆栈指令,，使得各寄存器恢复进入中断处 理时的值。, 最后是,中断返回指令,，中断返回指令的执行会使堆栈中保存的断点值和标志值分 别装入,IP,、,CS,和标志寄存器。,33,6.2.2,可编程中断控制芯片 8259A,6.2.2,可编程中断控制芯片,8259A,1,8259A,芯片内部结构,8259A,可编程中断控制器,28,条引脚,，双列直插式 封装，各引脚的信号功能见,图,6-12,。,8259A,芯片内部 结构见,图,6-13,。,34,6.2.2,可编程中断控制芯片 8259A,8259A,的引脚,1),D0-D7：双向三态数据线。,2),IR0-IR7：外部中断请求输入线。,3),RD/和WR/读写命令信号线。,4)CS/：片选信号,5)A0：用以选择8259A内部的不同寄存器，通常直接连至地址总线的A0.,6)CAS2-CAS0：级联信号线。,7)INT:与CPU的INTR引脚相连，用来向CPU发出中断请求。,8)INTA/:它与CPU的INTA/引脚相连，用来接收来自CPU的中断应答信号。,35,6.2.2,可编程中断控制芯片 8259A,9）SP/EN:,双功能引线。,8259A工作在,缓冲模式时,，当,数据从CPU送往8259A,时，SP/EN=1；当,数据从8259A送往CPU时,，SP/EN=0。,工作在,非缓冲模式时,，,该信号与CAS2-CAS0配合使用,，用于,实现多片8259A的级联,，8259A为主片时，SP/EN接高电平；为从片时，SP/EN接地。,GND:地,VCC:电源。,36,6.2.2,可编程中断控制芯片 8259A,2、8259A的功能,管理和控制,80X86的外部,中断请求,。,实现中断判优,。具有8级优选权控制，通过级联可扩展至64级优先权控制。,提供中断向量,。,屏蔽中断输入,。,37,6.2.2,可编程中断控制芯片 8259A,3,. 8259A,的内部结构,38,6.2.2,可编程中断控制芯片 8259A,4,8259A,的中断响应过程,8259A,应用于,8086CPU,系统中，其中断响应过程如下：,当中断请求线（,IR0,IR7,）上有,1,条或若干条,为,高电平,时，则使,中断请求寄存器,IRR,的,相应位置位,。,当,IRR,的某一位被置“,1”,，,就会与,IMR,中相应的屏蔽位进行比较，,若该屏蔽位 为,1,，则封锁该中断请求；若该屏蔽位为,0,，则中断请求被发往优先权电路。,优先权电路接收到中断请求后，,分析其优先权,，把当前,优先权最高,的中断请求信号,由,INT,引脚输出,，送,到,CPU,的,INTR,端。,39,6.2.2,可编程中断控制芯片 8259A, 若,CPU,处于,开中断状态,，则在当前指令执行完后，发出,INTA,中断相应信号。,8259A,接收到第一个,INTA,信号,，把允许中断的最高优先级请求位放入,ISR,，并清 除,IRR,中相应位。,CPU,发出第二个,INTA,，在该脉冲期间,，,8259A,发出中断类型号。,若,8259A,处于,自动中断结束方式,，则第二个,INTA,结束时，相应的,ISR,位被清“,0,”,。 在其他方式中,，,ISR,相应位,要由中断服务结束时发出的,EOI,命令来复位,。,CPU,收到中断类型号,，将,它乘,4,得到中断矢量表的地址,然后,转至中断服务程序,。,40,6.2.2,可编程中断控制芯片 8259A,5,8259A,的中断管理方式,8259A,具有非常灵活的中断管理方式，可满足使用者的各种不同要求。而中断优先权是管理的核心问题。,8259A,对中断的管理可分为对优先权的管理和对中断结束的管理。,（,1,）中断优先权管理,8259A,对中断优先权的管理，可概括为,完全嵌套方式,、,自动循环方式,和,中断屏蔽方式,。,（1）完全嵌套方式,8259A被初始化后,自动进入基本工作方式,，在此方式下，由各个IRi端引入的中断请求具有固定的中断级别。,IR0具有最高优先级，IR7具有最低优先级，其他级别以此类推。,41,6.2.2,可编程中断控制芯片 8259A,（2）自动循环方式,基本思想：,每当任何一级中断被处理完，它的优先级别就被改变为最低级,，而将最高级赋给,原来比它低一级的中断请求。,（3）中断屏蔽方式,普通屏蔽方式。,将中断屏蔽寄存器,IMR中,的某,一位或某几位置1,，即可将相应的中断级的中断请求屏蔽掉。,特殊屏蔽方式。,当CPU正在处理某级中断时，要求,仅对本级中断进行屏蔽,，而允许其他优先级比它高或低的中断进入系统。,42,6.2.2,可编程中断控制芯片 8259A,（,2,）中断结束的管理,当,8259A,响应某一级中断而为其服务时，中断服务寄存器,ISR,的相应位置“,1”,，当有更高级的中断请求进入时，,ISR,的相应位又要置“,1”,，因此，中断服务寄存器,ISR,中可有多位同时置“,1”,。在中断服务结束时，,ISR,的相应位应清“,0”,，以便再次接收同级别的中断,。,中断结束的管理：就是用不同的方式使,ISR,的相应位,清“,0”,，并,确定随后,的,优先权排队顺序,。,43,6.2.2,可编程中断控制芯片 8259A,8259A,中断结束的管理可分为以下,2,种情况：,1完全嵌套方式,普通EOI方式。,当任何一级中断服务程序结束时，只给8259A送一个EOI结束指令，8259A收到这个EOI命令后，,自动将ISR寄存器中级别最高的置1清0,.,缺点：,仅用于当前结束的中断级别高于,其他未处理完的中断时才可用，否则会造成严重后果。,特殊EOI方式：,不仅中断程序结束时给8259A发出EOI命令，,还将当前结束的,中断级别也传送,给8259A,，在此情况下，8259A将ISR寄存器中指定级别的相应位清0，,此方式适应于任何情况下,。,44,6.2.2,可编程中断控制芯片 8259A,自动EOI方式。,CPU在发出第二个INTA/，结束响应后，,自动将ISR寄存器中相应位清0，,被称作自动EOI方式。,2、自动循环方式,普通EOI循环方式。,当一级中断处理完后，CPU给8259A回送普通结束命令，8259A接收到此命令后,将ISR中优先级最高的置1位清0，并赋给它最低优先级,，后续以此类推。,自动EOI循环方式,由第二个中断响应信,号INTA/的后沿自动,将ISR寄存器中相应位清0，,并立即改变各级中断的优先级别,，改变方法与普通EOI循环方式相同。, 特殊EOI循环方式,此方式具有更大的灵活性，它,可根据用户的要求将最低优先级赋给指定的中断源。,45,6.2.2,可编程中断控制芯片 8259A,6,8259A 的编程,8259A,编程时通过设计程序对它的命令状态字进行设置来实现的；可分为初始化编程和工作方式编程。,初始化编程：,要,通,过,预置命令 字(ICW,i,)对 8259A 进行初始化，,工作方式编程,操,：,可在 8259A,工作,过程中 通,过操作命令字(OCW,i,)来定义 8259A 的,工作,方式，,而且在 8259A 的操作过程中允许重置操 作命令字，以动态地改变,8259A 的操作与控制方式。,每片 8259A 包含两个内部端口地址，,一个偶地址端口(A,0,0)，一个奇地址端口(A,0,1)，,其他高位地址码由用户定义， 用来作为 8259A 的片选信号( CS ),。,46,6.2.2,可编程中断控制芯片 8259A,1,）预置命令字,8259A,的,预置命令字共四个,(ICW,1,ICW,4,),。,不是任何情况下都需要设置四个预置命令字， 可根据,8259A,的使用情况来选取。,ICW,1,和,ICW,2,是必须的,，,ICW,3,是级联使用时才需要设置,，,ICW,4,是只在,8086/8088-8259A,配置系统中需要设置。,(1),芯片控制初始化命令字,ICW,1,，其格式如下。,47,6.2.2,可编程中断控制芯片 8259A,D7-D5:在8086/8088中未定义，可以为1，也可为0,D4：必须为1，用于指出这是初始化命令字ICW1,D3：LTIM位，规定CALL地址的间隔。D2=1，则间隔为4，这适用于建立一个转移指令表；D2=0，则间隔为8.,D1：SNGL位，规定系统中8259A是单片还是级联，为1时单独，为0时级联。,D0：确定是否设置ICW4，该位为0时不设置ICW4.,48,6.2.2,可编程中断控制芯片 8259A,(2),中断类型号初始化命令字,ICW,2,，其格式如下。,ICW2的高五位即为中断号的高五位，低3位的值,取决于中断输入引脚的序号。即IR0-IR7的序号。,上一页,返回,下一页,(3),主,/,从片初始化命令字,ICW,3,当,ICW,1,中的,SNGL,位为,0,时工作与级联方式，才需要写,ICW,3,设置,8259A,的状态。,只在多片级联时才使用它。,对于主片，,ICW,3,格式为：,如果本片是主片，则D7-D0对应于IR7-IR0，主片连到哪个从片上，哪位置1.,6.2.2,可编程中断控制芯片 8259A,6.2.2,可编程中断控制芯片 8259A,从片时：,D,7,D,0,对应于,IR,7,IR,0,引脚上的连接情况，当某一引脚上接有从片，则对应位为,1,，否则为,0,。对于从片，,ICW,3,格式为：,上一页,返回,下一页,6.2.2,可编程中断控制芯片 8259A,2,）操作命令字的编程,8259A,经预置完命令字后已进入工作状态，可接收来自,IR,i,端的中断请求。在,8259A,工作期间，可通过操作控制字,OCW,来使它按不同的方式操作。,操作控制字共有,3,个,OCW,1,OCW,3,，可独立使用。,(1),中断屏蔽操作命令字,OCW,1,(2),控制中断结束和优先权循环的操作命令字,OCW,2,上一页,返回,3. 8259A,的应用实例,6.3.1,并行通信与并行接口,6.3.1并行通信与并行接口,并行通信是把一个字符的各数位用几条线同时进行传输，传输速度快，信息率高。但 它比串行通信所用的电缆多，因此，并行通信常用在传输距离较短(几米至几十米)、数据传 输率较高的场合。,实现并行通信的接口就是并行接口。,可设计为,只作为输出接口,，如一个并行接口连接一台打印机；,还可设计为,只作为输入接口,，如一个并行接口连接卡片读入机。,可以设计成,既作为输入又作为输出的接口,。它可以用两种方法实现,:,一种是利用同一个接口中的两个通路，一个作输入通路，一个作输出通路；,另一种是用一个双向通路， 既作为输入又作为输出。,前一种方法是用在主机需要同时输入和输出的情况，如此接口既 接纸带读入机，又接纸带穿孔机。后一种方法是用在输入、输出动作并不同时进行的主机 与外设之间，如连接两台磁盘驱动器。,54,6.3.1,并行通信与并行接口,典型的并行接口和外设连接如,图,6-16,所示。图中的并行接口用一个通道和输入设备相连，用另一个通道和输出设备相连，每个通道中除数据线外均配有一定的控制线和状态线。 从,图,6-16,中看到，并行接口中应该有一个控制寄存器用来接收,CPU,对它的控制命令， 有一个状态寄存器提供各种状态位供,CPU,查询。为了实现输入和输出，并行接口中还必定有相应的输入缓冲寄存器和输出缓冲寄存器。,55,6.3.1,并行通信与并行接口,1,并行接口的输入过程,外设首先将数据送给接口，并使状态线“数据输入准备好”成为高电平。接口把数据接收到数据输入缓冲寄存器的同时，使“数据输入回答”线变为高电平，作为对外设的响 应。外设接到此信号，便撤除数据和“数据输入准备好”信号。数据到达接口中后，接口 会在状态寄存器中设置“输入准备好”状态位，以便,CPU,对其进行查询，接口也可以在此 时向,CPU,发一个中断请求。所以，,CPU,既可以用软件查询方式，也可以用中断方式来设法 读取接口中的数据。,CPU,从并行接口中读取数据后，接口会自动清除状态寄存器中的“输 入准备好”状态位，并且使数据总线处于高阻状态。此后，又可以开始下一个输入过程。,56,6.3.1,并行通信与并行接口,2,并行接口的输出过程,每当外设从接口取走一个数据之后，接口就会将状态寄存器中的“输出准备好”状态 位置“,1”,，以表示,CPU,当前可以往接口中输出数据，这个状态位可供,CPU,进行查询。此 时，接口也可以向,CPU,发一个中断请求。所以，,CPU,既可以用软件查询方式，也可以用中断方式设法往接口中输出一个数据。当,CPU,输出的数据到达接口的输出缓冲寄存器中后，接口会自动清除“输出准备好”状态位，并且将数据送往外设，同时，接口往外设发送一个“驱动信号”来启动外设接收数据。外设被启动后，开始接收数据，并往接口发一个“数据输出回答”信号。接口收到此信号，便将状态寄存器中的“输出准备好”状态位重新置“,l”,，以便,CPU,输出下一个数据。,57,6.3.1,并行通信与并行接口,38255A 芯片内部结构及其功能,8255A 有 40 条引脚，如,图 6-17,所示。内部主要有数据输入输出端口即,A 口、B 口和 C 口，A 组控制器,和,B 组控制器,，数据缓冲器及读写控制逻辑。8255A 内部结构图如,图 6-18,所示,48255A 芯片的控制字及其工作方式,8255A 中各端口可有三种基本工作方式：,方式 0 基本输入/输出方式、,方式 1 选通输入/输出方式,方式 2 向传送方式。,端口 A 可处于三种工作方式，,端口 B 只可处于两种方式,（,方式 0 和方式 1,），,端口 C,常常,被分成高 4 位,和,低 4 位,两部分，可分别用来传送数据或控制信息。用户可用软件来分 别定义三个端口的工作方式，可使用的控制字有定义工作方式控制字和置位/复位控制字。,58,6.3.,2,8255A 的编程及应用,6.3,.2,8255A 的编程及应用,1 8255A 初始化与连接,8255A 是计算机外围接口芯片中典型的一种，主要用于接口扩展、外设扩展应用等。对8255A 编程,步骤：,首先应对 8255A 进行初始化,，即向 8255A 写入控制字，规定 8255A 的工作方 式，A 口、B 口、C 口的工作方式等。,然后，如果需要中断,，则,用控制字将中断允许标志置 位。,再以后就,可以按相应的要求,向,8255A 送入数据,或,从 8255A 读出数据,。,59,6.3.,2,8255A 的编程及应用,28255A 应用举例,可编程并行接口 8255A 可为 8086/8088 微处理机提供三个独立的并行输入/输出端口。 用输出端口与数模转换器相连，可控制输出模拟量的大小，用它去控制工业现场的执行机 构。这个模拟量可以是电压的高低、电流的大小、速度的快慢、声音的强弱以及温度的升降等。利用模数转换器又可将控制现场的采集信息变换为数字量，通过并行输入端口送回微机系统中。这样一种闭环的调节系统在实践中应用非常广泛。,60,