第三章 从8086到Pentium系列微处理器

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,华,南农业大学工程学院,第,3,章 从,8086,到,Pentium,系列微处理器的技术发展,第,3,章,从,8086,到,Pentium,系列微处理器的技术发展,3.1 80286,微处理器简介,3.2 80386,微处理器,3.3 80486,微处理器简介,3.4 Pentium,微处理器简介,3.1.1 80286,的特点及相对,8086,体系结构的增强点,3.1 80286,微处理器简介,将,8086,的,BIU,分成了,AU,、,IU,和,BU 3,个部件。,数据线和地址线完全分离,具有,“,实地址模式,”,和,“,保护虚地址模式,”,两种工作模式,能运行实时多任务操作系统，支持存储管理,和保护功能,实现了虚拟存储管理,与,80286,配合使用的,80287,可以,80286,的两种,工作模式,3.1.1 80286,的保护模式,当,80286,工作于实模式时，它的,24,根地址线中只有低,20,位地址有效， 其寻址空间和寻址方法与,8086,完全相同。,对于程序员,来说，相当于,8086,的最大模式系统，寄存器结构和寻址方式与,8086,相同。,不同,的是,20,位地址总线和,16,位数据总线不再分时复用芯片的引脚，并且增加了某些新指令。,8086,的应用程序不需要修改就可以移到该方式下运行，但是运行速度更快。,保护模式体现了,80286,的特色，主要是对存储器管理、虚拟存储和对地址空间的保护。,虽然,80286,的实存地址空间只有,16MB,，,但在保护模式下，可为每个任务提供多达,1GB,的虚拟存储空间和保护机制，有力地支持了多用户、多任务的操作。,在保护模式下，,80286,的存储管理仍然分段进行，每个逻辑段的最大长度为,64KB,，,但每个任务可使用的逻辑空间却高达,1GB,。,3.1.1 80286,的保护模式,3.2 80386,微处理器,80386,的特点：,80386,是全,32,位结构，它的外部数据总线和内部数据通道，包括寄存器、,ALU,和内部总线都是,32,位的，提供,32,位的存储空间寻址能力和,32,位的外部总线接口单元，能灵活处理,8,位、,16,位、,32,位,3,种数据类型,80386,有,3,种工作模式：实模式、虚拟,86,模式、,386,的保护模式,80386,的硬件结构可分成,6,个逻辑单元，它们以流水线方式工作,。,其硬件设计有支持段页式存储管理部件，易于实现虚拟存储系统,80386,硬件支持多任务处理，一条指令就可实现任务切换。,80386,设置了,4,级特权级,3.2.1 80386,的特点及其体系结构,80386,的体系结构,总线接口部件（,BIU,）,是,80386,与外界的接口，它通 过数据总线、地址总线和控制总线将外部部件与,80386,连接起来，完成对存储器和,I/O,端口的访问、,80386,与,80387,数学协处理器的协调等功能。,CPU,包括指令预取部件（,IPU,）、,指令译码部件（,IDU,）,和执行部件（,EU,）。,存储管理部件（,MMU,）,包括段管理部件（,SU,）,和页管理部件（,PU,），,它们的功能是实现存储器的段、页式管理，从而实现虚拟存储器系统和多任务处理。,3.2.1 80386,的特点及其体系结构,80386,有,132,个引脚，其中,20,条用作,V,CC,，,21,条用作,GND,，,34,条地址线，,32,条数据线，,17,条控制线，其余,8,个引脚未用。,3.2.2 80386,引脚的功能,数据线,D,31,D,0,和总线宽度控制信号,BS16,地址线,A,31,A,2,和字节控制信号,BE0,BE3,协处理器接口信号,PEREQ,、,BUSY,、,ERROR,其他信号,D/C,、,NA,、,ADS,其余如,W/R,、,M/IO,、,INTR,、,NMI,、,HOLD,、,HLDA,、,RESET,、,CLK,等信号与,8086,的同名信号相似,80386,共有,34,个寄存器，按功能可分为：,3.2.3 80386,的寄存器组,通用寄存器,段寄存器,段描述符寄存器,状态和控制寄存器,系统地址寄存器,调试寄存器,测试寄存器,通用寄存器,六个,16,位段寄存器如下：,段寄存器,8,个通用寄存器和,8086,通用寄存器相同，只扩展到,32,位，寄存器名字前加一个字符,E,，,即：,EAX,、,EBX,、,ECX,、,EDX,、,ESI,、,EBP,、,ESP,，,仍然支持,8,位和,16,位操作，用法和,8086,系统相同。,CS,代码段寄存器,DS,数据段寄存器,SS,堆栈段寄存器,ES,、,FS,、,GS,附加段寄存器,段描述符寄存器,64,位的段描述符寄存器对程序员是不可见的。为了加快对内存中描述符表的查询速度，在段选择符内容装入时，段描述符同时装入段描述符寄存器。,状态和控制寄存器,标识寄存器,EFLAGS,指令指针寄存器,EIP,四个控制寄存器,CR0CR3,它由,组成,系统地址寄存器,80386,为调试提供了硬件支持。,芯片内设有,DR0DR7,八个调试寄存器。,80386,有四个系统地址寄存器,GDTR IDTR TR LDTR,调试寄存器,测试寄存器,80386,有,8,个,32,位的测试寄存器。,1.,实模式,2.,保护模式,3.2.4 80386,的工作模式,80386,加电启动或复位后自动进入这一模式。实模式主要功能是初始化,80386,，为建立保护模式做准备。在实模式下，,80386,的工作方式与,8086,相似，可保持,80386,与,8086,兼容 。,保护模式是,80386,最常用的工作模式，可实现对多任务、多道程序的复杂管理。,在保护模式下，采用虚拟存储器的概念，存储空间可使用虚拟地址空间、线性地址空间、物理地址空间。,3.,虚拟,86,模式,在虚拟,86,模式下，不用虚拟地址的概念，存储器寻址机制与,8086,相同。但存储管理机制与,8086,不同，它把,1MB,的存储空间分为,256,个页面，每页,4KB,。,当多道程序同时运行时，可将多个任务分别转换到物理存储器的不同存储位置，实现了多任务同时运行。,3.2.4 80386,的工作模式,3.2.5 80386,的存储管理,1.,逻辑地址与段选择符,段描述符指针,T2,RPL,图,3-6,段选择符的格式,2 1 0,2.,段描述符的格式及保护功能,3.,分页存储管理及保护,图,3-7,段描述符,段,基地址,150,段限,150,基地址,3124,G,D,0,0,段限,1916,P,S,A,基地址,2316,DPL,类型,31,0,0,+4,字节地址,图,3-8,页目录描述符和页表描述符格式,页表地址指针,AVL,0,0,D,A,0,0,U/S,W/R,P,31 12 11 10 9 8 7 6 5 4 3 2 1 0,页目录,描述符,页框地址,AVL,0,0,D,A,0,0,U/S,W/R,P,31 12 11 10 9 8 7 6 5 4 3 2 1 0,页 表,描述符,与,8086,相同，,80386,系统也可以处理,256,种类型的中断源，中断类型号也为,0,255,号。引起,80386,中断的中断源也可分为硬件中断和软件中断，其中，硬件中断是指外部设备通过,INTR,或,NMI,引脚向,80386,请求的中断，软件中断是指由于,80386,执行,INT,指令或,CPU,在执行指令时产生异常故障或协处理器执行指令时产生异常故障引起的中断。,3.2.6 80386,中断,80386,的中断管理机制在实模式和保护模式下是不同的。,3.3 80486,微处理器简介,3.3.1 80486,的主要特点,兼容性。,全,32,位的整数处理器。,独立的,32,位地址、数据总线，可直接寻址,4GB,的物理地址空间。,单时钟周期执行。,片上浮点处理单元支持,32,位、,64,位和,80,位的浮点运算，在二进制上与,8087,、,80287,、,80387,兼容。,片上存储管理单元。,7.,带有高速缓存支持系统的片上高速缓存。,8.,外部,CACHE,控制。,指令流水线。,成组周期（,Burst Cycle,）。,写缓冲器。,总线背关（,Bus,Backoff,）。,指令重新执行。,总线宽度动态可变。,3.3.1 80486,的主要特点,3.3.2 80486,的内部结构,图,3-11 80486,的内部流水线,取指,1,阶段译码,2,阶段译码,执行,寄存器写回,CLK,1.,指令流水线,2.,总线接口单元,总线接口单元用于数据传输、指令预取和处理其内部单元与外部系统的控制功能。,地址收发和驱动。,数据总线收发。,总线宽度控制。,写缓冲。,总线周期和总线控制。,奇偶性的产生和控制。,CACHE,控制。,3.,指令预取单元,4.,高速缓冲（,CACHE,）,单元,5.,指令译码单元,6.,控制单元,7.,整数（数据通路）单元,8.,浮点单元,9.,分段单元,10.,分页单元,3.4 Pentium,微处理器简介,3.4.1 Pentium,体系结构的特点,单靠增加芯片的集成度还不足以提高,CPU,的整体性能。为此，,Intel,在,Pentium,的设计中采用了新的体系结构。,Pentium,新型体系结构的特点,:,超标量流水线,独立的指令,CACHE,和数据,CACHE,重新设计的浮点单元,分支预测,超标量流水线,图,3-13 Pentium,超标量流水线结构,U,流,水,线,V,流,水,线,U,或,V,流水线,独立的指令,CACHE,和数据,CACHE,图,3-14,双路,CACHE,结构,32B,线宽,有回写,取指令,U,流水线数据,V,流水线数据,TLB,数据,CACHE,8 KB,指令,CACHE,8 KB,32B,线宽,有回写,TLB,重新设计的浮点单元,指令,CACHE,指令预取,指令解码,BTB,图,3-15 Pentium,的,BTB,机制,3.4.2 Pentium,相对,486,体系结构的增强点,除了以上几个特点外，,Pentium,微处理器在,486,体系结构基础上，还作了一些增强型的改进，归结为以下几点：,工作频率提高,指令固化,页尺寸增加,增强的微指令,增强的总线,3.4.3 Pentium ,微处理器,3.4.4 Pentium ,微处理器,3.4.5 Pentium 4,微处理器,3.2 80386,微处理器,3.2.1 80386,的特点及其体系结构,2.5.2 80386,引脚的功能,2.5.3 80386,的寄存器组,2.5.4 80386,的工作模式,3.3 80486,微处理器简介,3.3.1 80486,的主要特点,3.3.2 80486,的内部结构,3.4 Pentium,微处理器简介,3.4.1 Pentium,体系结构的特点,3.4.2,相对,486,体系结构的增强点,3.1 80286,微处理器简介,3.1.1 80286,的特点及相对,8086,体系结构的增强点,3.1.2 80286,的保护模式,3.2.5 80386,的存储管理,3.2.6 80386,中断,3.4.3 Pentium ,微处理器,3.4.4 Pentium ,微处理器,3.4.5 Pentium 4,微处理器,小结,