数字电子技术 总复习

上传人:ning****hua 文档编号:243712893 上传时间:2024-09-29 格式:PPT 页数:58 大小:1.61MB
返回 下载 相关 举报
数字电子技术 总复习_第1页
第1页 / 共58页
数字电子技术 总复习_第2页
第2页 / 共58页
数字电子技术 总复习_第3页
第3页 / 共58页
点击查看更多>>
资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第一章 数字逻辑基础,熟练掌握各种数制之间的换算。,熟练掌握,8421BCD,码和十进制数之间的关系和变换。,第二章 逻辑门电路,1.,二极管:熟悉和理解二极管单向导电性。会判断电路中二极管状态。掌握理想模型和恒压模型。,2.,双极型三极管:具有放大和开关作用。,熟悉和理解三极管共射极特性曲线及其工作区域的划分。掌握三极管三个状态的判别方法。,3.,基本逻辑门电路:熟悉二极管构成的与门、或门、三极管非门电路。理解,TTL,与非门,电路主要技术参数的意义。掌握,OC,门和三态门的符号和逻辑功能。,4.MOS,门电路:掌握,增强型,MOS,管的,导通条件。会分析,CMOS,逻辑门、,CMOS,传输门的逻辑功能。,第三章 逻辑代数和组合逻辑电路,1,熟记逻辑代数的基本公式、定律、三个规则。,(异或运算的基本定律),2,熟练掌握两种方法化简逻辑函数:代数法和卡诺图法(含约束项)。,3.,掌握逻辑函数表示方法之间的相互转换。,4,掌握组合逻辑电路的结构特点和功能特点。,5,掌握组合逻辑电路的分析步骤:写出各输出端的逻辑表达式,化简和变换逻辑表达式,列出真值表,确定功能。,6,掌握组合逻辑电路的设计步骤:根据设计求列出真值表,写出逻辑表达式,(,或填写卡诺图,) ,逻辑化简和变换,画出逻辑图,第四章 常用组合逻辑器件,1,掌握编码器、译码器、数据选择器、数值比较器、加法器等组合逻辑器件的逻辑功能及其应用。熟悉,74138,、,74151,芯片的逻辑功能。(注意:输入输出端数的关系,框图表示法,编号的对应关系),2,会用数据选择器设计组合逻辑函数;会用二进制译码器设计组合逻辑函数。,第五章 触发器,1,触发器是双稳态电路。是记忆单元。根据,逻辑功能,的不同,触发器可分为:,(1) RS,触发器,(2),JK,触发器,(3),D,触发器,(4),T,触发器 (,T,触发器 ),熟练掌握各触发器的真值表和特征方程。,2,按照,触发方式,不同,触发器可分为:,(1),基本,RS,触发器。,(2),同步触发器。,(3),主从触发器。,(4),边沿触发器。,3,利用特征方程可实现不同功能触发器间逻辑功能的 相互转换。,第六章 时序逻辑电路的分析,1,熟练掌握时序逻辑电路的分析方法:逻辑图,时钟方程(异步)、驱动方程、输出方程,状态方程,状态转换真值表,状态转换图和时序图,逻辑功能。,第七章 常用时序逻辑器件,1,计数器是一种常用的时序逻辑器件。计数器能用于统计输入脉冲的个数、定时、分频等。掌握计数器的逻辑功能和应用。,3,寄存器是一种常用的时序逻辑器件。掌握数码寄存器和移位寄存器的工作原理。,2,能够设计异步的二进制加、减计数器。熟悉,74161,、,74290,芯片的逻辑功能。能够用已有的,M,进制集成计数器构成,N,(,任意,),进制的计数器。,第八章 半导体存储器和可编程逻辑器件,1.,了解,RAM,的基本组成和工作原理。掌握容量的计算;,会分析地址单元、存储单元、地址输入端、数据端、,字长等之间的关系;会分析输入,/,输出控制电路。,2.,了解,ROM,电路的基本组成。,3.,了解,PLD,的基本表示方法。,第九章 脉冲波形的产生和变换,1.,熟悉,555,集成定时器的各管脚。熟练掌握,555,定时器的逻辑功能。,2.,熟悉由,555,集成定时器构成的单稳态电路、多谐振荡电路、施密特电路;掌握三种电路的工作原理及各电路指标的分析计算;会分析三种电路的应用电路。,2.1,半导体二极管,例:电路如图所示,已知,E=5V,,,V,i,=10sin,tV,,,二极管的正向压降可忽略不计,试画出,V,o,的波形,解:,V,i,t,0,V,i,V,o,R,D,E,+,-,+,-,v,o,t,0,5v,10v,5v,2.1,半导体二极管,例:判断,D,的状态,求,V,AO,。,D,为恒压模型,,V,D,=0.7V,R,D,D,1,D,2,D,1,D,2,A,O,A,O,A,O,6v,12v,6v,3v,6v,3v,(a),(b),(c),解,:,(a),先假设,D,截止,判断出,D,正向偏置,D,导通,,V,AO,=-11.3v,(b),先假设,D,1,D,2,截止,判断出,D,1,正偏,D,2,反偏,D,1,导通,D,2,截止,V,AO,=-0.7v,(c),先假设,D,1,D,2,截止,D,1,D,2,均正偏,D,2,优先导通,D,1,截止,V,AO,=5.3v,10v,18k,2k,D,140K,10K,25K,5K,15V,-,+,A,C,B,2.4.4,解,:,2.2,半导体三极管,6v,0v,5.4v,-2.3v,-5v,-2.1v,例,:,判断放大管,管脚、极性、材料,(a),(b),例:,判别三极管的,工作状态,2.2,半导体三极管,四,.,三极管电路的分析方法,(,1,),首先判断发射结是否正偏。判断,方法如同二极管的判别。如果发射结,正偏,管子导通;否则截止。,(2),如果管子导通,计算电路中最大,集电极电流,I,CM,=I,CS,(,饱和集电极电流),则饱和基极电流,I,BS,=I,CS,/,。计算电路中,I,B,。,若,I,B,I,BS,则饱和导通。,另,(2),*,如果管子导通,计算出电路中的,I,B,。,假设管子在放大区,,I,C,=,I,B,.,V,CE,=V,CC,-I,C,R,L,若,V,CE,V,CES,则放大导通;若,V,CE,B,V D,3,D,2,D,1,D,0,0,0 1 0 0,是原码,.A,6.2,时序逻辑电路的分析方法,状态方程:,Q,2,n,Q,1,n,Q,0,n,Q,2,n+1,Q,1,n+1,Q,0,n+1,0,0,0,0,0,1,0,0,1,0,1,0,0,1,0,1,0,0,0,1,1,1,1,0,1,0,0,0,0,1,1,0,1,0,1,0,1,1,0,1,0,0,1,1,1,1,1,0,状态表,000,001,010,101,100,110,011,111,状态图:,Q,2,Q,1,Q,0,注意,:,状态个数和触发器个数之间的关系。,6.2,时序逻辑电路的分析方法,画时序图:,000,001,010,101,100,110,011,111,Q,2,Q,1,Q,0,cp,Q,0,Q,1,Q,2,可自启动的脉冲分配器,CP,1,=,Q,0,三、异步时序逻辑电路的分析举例,例:,试分析如图所示的时序逻辑电路,具体分析如下:,(,1,)写出各逻辑方程式。,时钟方程:,CP,0,=,CP,6.2,时序逻辑电路的分析方法,输出方程:,各触发器的驱动方程:,(,2,)将各驱动方程代入,D,触发器的特性方程,得各状态方程:,(,3,),作状态转换表。,现 态,次 态,输 出,时钟脉冲,Q,1,n,Q,0,n,Q,1,n+1,Q,0,n+1,Z,CP,1,CP,0,0 0,1,0,0,0,1,1,0 1,0,0,1 0,1,0,1 1,0,1,6.2,时序逻辑电路的分析方法,(,4,)作状态转换图、时序图。,(,5,)逻辑功能分析,是一个,4,进制减法计数器,,Z,是借位信号。,6.2,时序逻辑电路的分析方法,一、二进制计数器,1,二进制异步计数器,(,1,)二进制异步加法计数器,工作原理:,每来一个,CP,的上升沿时,,FF,0,向相反的状态翻转一次;,每当,Q,0,由,1,变,0,,,FF,1,向相反的状态翻转一次;,每当,Q,1,由,1,变,0,,,FF,2,向相反的状态翻转一次。,7.1,计数器,cp,CR,1D,1D,1D,R,R,R,Q,0,Q,1,Q,2,FF,0,FF,1,FF,2,三、集成计数器的应用,(,1,)并行进位,例:用两片,4,位二进制加法计数器,74161,采用并行进位方式构成的,8,位二进制同步加法计数器,模为,16,16=256,。,1,计数器的级联:用,M,进制计数器,构成,N,进制计数。,N M,7.1,计数器,(,2,)串行进位,例:用两片,74161,采用串行进位方式构成,8,位二进制异步计数器。,7.1,计数器,Q,A,Q,B,Q,C,Q,D,RCO,ET,EP,A B C D,LD,R,D,74161(1),Q,A,Q,B,Q,C,Q,D,RCO,ET,EP,A B C D,LD,R,D,74161(2),1,cp,1,1,1,1,计数输入,(,3,)用计数器的输出端作进位,有的集成计数器没有进位,/,借位输出端,这时可根据具体情况,,用计数器的输出信号,Q,3,、,Q,2,、,Q,1,、,Q,0,产生一个进位,/,借位。,例:用两片,74290,采用串行进位方式组成的二位,8421BCD,码十进制加法计数器。模为,1010=100,7.1,计数器,2,组成任意进制计数器,(,1,)反馈清零法,适用于具有,异步清零端,的集成计数器。,例:用集成计数器,74161,和与非门组成的,6,进制计数器。,7.1,计数器,(,2,)反馈置数法,7.1,计数器,Q,A,Q,B,Q,C,Q,D,RCO,ET,EP,A B C D,LD,R,D,74161,cp,1,计数输入,&,(,1,)构成,6,进制,Q,A,Q,B,Q,C,Q,D,RCO,ET,EP,A B C D,LD,R,D,74161,cp,1,&,(,2,)构成,8421BCD,循环码,(,3,)构成余,3,码循环码产生电路,组成序列信号发生器,序列信号:在时钟脉冲作用下产生的一串周期性二值数字信号,。,例:分析用,74161,及门电路构成序列信号发生器。,其中,74161,与,G,1,构成了一个模,5,计数器。,0,1,0,1,0,Z,输出,0 0 1,0 1 0,0 1 1,1 0 0,0 0 0,Q,1,n+1,Q,1,n+1,Q,0,n+1,次 态,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,Q,2,n,Q,1,n,Q,0,n,现 态,有效状态表,7.1,计数器,因此,这是一个,01010,序列信号发生器,序列长度为,5,。,例,试用计数器,74161,和八选一数据选择器设计一个,01100011,序列发生器。,解:,由于序列长度为,8,,,故将,74161,构成模,8,计数器,并选用数据选择器,74151,产生所需序列,。,7.1,计数器,也可作为环形计数器:电路简单,,N,位移位寄存器可以计,N,个数,实现模,N,计数器。状态为,1,的输出端的序号等于计数脉冲的个数,通常不需要译码电路。,7.2,寄存器和移位寄存器,构成循环移位寄存器,9.2,单稳态触发器,该单稳态电路不可重复触发。,9.2,单稳态触发器,可重复触发单稳态电路,V,I,V,C,V,O,2/3V,CC,0,v,c,t,v,o,0,t,多谐振荡器,2/3V,CC,1/3V,CC,9.3,多谐振荡器,(,4,),电路振荡频率,f,9.4,施密特触发器,1/3V,CC,V,o,V,i,0,传输特性,V,OH,V,OL,2/3V,CC,V,T+,V,T ,V,T,施密特触发器,回差电压,V,T,=,V,T+,V,T-,例:,图为一心律失常报警电路,图中,v,I,是经过放大后的心电信号,其幅值,v,Im,=4V,。(,1,),对应,v,I,分别画出图中,v,o1,、,v,o2,、,v,o,三点的电压波形;(,2,)说明电路的组成及工作原理,。,例:,一过压监视电路如图所示,试分析电路的工作原理。,例:间歇振荡器,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 图纸专区 > 小学资料


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!