门电路和组合逻辑电路

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,8,章,门电路和组合逻辑电路,电工电子技术,1,主要内容 和 要求,基本门电路,：,4,点,符号 逻辑表达式 逻辑状态表（真值表） 波形分析,具体的电路实现及分析不做过多要求。,逻辑代数,逻辑式的简化：,公式法化简、图解化简法（卡洛图化简法）,逻辑电路的分析和综合,：逻辑代数、分析步骤、综合步骤。,集成组合逻辑电路：,加法器、编码器、译码器、数据选择器、数值比较器,本章要求,1.,掌握基本门电路的,逻辑功能、逻辑符号、真值表和逻辑表达式。,了解,TTL,门电路、,CMOS,门电路的特点。,2.,会用逻辑代数的基本运算法则,化简逻辑函数,。,3.,会分析和设计简单的组合逻辑电路,。理解加法器、编码器、译码器等常用组合逻辑,4.,学会数字集成电路的使用方法。,2,8.1,数字电路概述,组合逻辑电路和时序逻辑电路,模拟电路：,是处理,模拟信号,的电路。主要研究输入和输出信号之间的大小和相位等方面的关系。,模拟信号,analog signal,：,随时间连续变化的信号。,数字信号,digital signal,：,时间上不连续的、离散的脉冲信号，是可以用二进制数,0,和,1,表示的信号。,数字电路：,是处理,数字信号,的电路。主要研究输入和输出信号之间的逻辑关系。,复习,中的信号,电子电路,电子,电路,数,字,电,路,组合逻辑电路,combinational logical circuit,：输出变量状态完全由当时的输入变量的组合状态来决定，而,与电路的原来状态无关,，即，,不具有记忆功能,。,时序逻辑电路,sequential logical circuit,：输出变量状态不仅由当时的输入变量的组合状态有关，而且还,与电路的原来状态有关,，即，,具有记忆功能,。,3,t,u,正弦波信号,t,锯齿波信号,u,研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系。相应的电子电路就是模拟电路，包括交直流放大器、滤波器、信号发生器等。,在模拟电路中，晶体管一般工作在放大状态。,研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用模拟电路的分析方法。主要的工具是逻辑代数，电路的功能用真值表、逻辑表达式及波形图表示。,在数字电路中，三极管工作在开关状态，即工作在饱和和截止状态。,产品数量的统计；,数字表盘的读数,t,u,8. 1.1,模拟信号 数字信号,4,在电信号中指持续时间相对周期短得多的信号。,脉冲幅度,A,脉冲上升沿,t,r,脉冲周期,T,脉冲下降沿,t,f,脉冲宽度,t,p,A,0.9,A,0.5,A,0.1,A,t,p,t,r,t,f,T,实际的矩形波,脉冲信号,脉冲,信号,正脉冲,:,脉冲跃变后的值比初始值高,负脉冲,:,脉冲跃变后的值比初始值低,如：,0,+3V,0,-3V,正脉冲,0,+3V,0,-3V,负脉冲,如果规定高电平为,“,1,”,，低电平为,“,0,”,，称为,“,正逻辑,”,；反之称为,“,负逻辑,”,。,数字电路中，信号的幅度只取两个极限状态（高电位或低电位），不要求区分幅度的细微差异，因此易于分辨和储存，抗干扰能力强。,5,（,1,）,十进制,decimal system,：十进制数码：,1,、,2,、,3,、,4,、,5,、,6,、,7,、,8,、,9,、,0,。,遵循,逢十进一,的规律。一个十进制数,N,可以表示成：,8.1.2,数字电路中数的表示方法,-,数制,缺点：,若在数字电路中采用十进制，必须要有十个电路状态与十个记数码相对应。这样将在技术上带来许多困难，而且很不经济。,（,2,）,二进制,binary system,：二进制数码：,0,、,1,。,遵循,逢二进一,的规律。一个二进制数数,N,可以表示成：,（,1001,）,B,=,=(9),D,优点：,用电路的两个状态,-,开关 来表示二进制数，数码存储和传输简单、可靠。,缺点：,位数较多，使用不便；不合人们的习惯，输入时将十进制转换成二进制，运算结果输出时再转换成十进制数。,正逻辑：,高电平,=1,，低电平,=0,；,负逻辑,：高电平,=0,，低电平,=1,6,（,3,）,十六进制,hex,和八进制,octal,system,：,十六进制记数码：,1,、,2,、,3,、,4,、,5,、,6,、,7,、,8,、,9,、,A(10),、,B(11),、,C(12),、,D(13),、,E(14),、,F(15),(4E6),H,=,4,16,2,+14 16,1,+6 16,0,=(1254),D,(101001000),B,=,从末位开始,3,位一组,(10 011,100,101,101,001,000,),D,0,1,5,5,4,=(2345510),O,3,2,H,D,B,O,(,0101,1001,),B,=,0,2,7,+1 2,6,+0 2,5,+1 2,4,+,1 2,3,+0 2,2,+0 2,1,+1 2,0,D,=,(,0,2,3,+1 2,2,+0 2,1,+1 2,0,) ,16,1,+(,1 2,3,+0 2,2,+0 2,1,+1 2,0,) ,16,0,D,=(59),H,(101001000),B,=,(1001,1100,1011,0100,1000,),D,8,4,B,C,9,=(9CB48),H,从末位开始,4,位一组,B,H,7,两边除二，余第,0,位,K,0,商两边除二，余第,1,位,K,1,2.,十进制与二进制之间的互相转换,十进制转换为二进制,2,25,余,1,K,0,12,转换过程：,(25),D,=(11001),B,2,余,0,K,1,6,2,余,0,K2,3,2,余,1,K,3,1,2,余,1,K,4,0,高位,低位,十进制与二进制之间的转换，可以用二除十进制数，余数是二进制数的第,0,位，然后依次用二除所得的商，余数依次是,K1,、,K2,、,。,8,数值,文字符号,CPU,处理信息：二进制代码,3.,二,十进制（,BCD,码）,Binary-Coded-Decimal,输入信息,编码,数值,文字符号,输出信息,译码,编码：,若要表示,N,个字符，所需二进制数的最小位数,n,：,编码可以有多种，数字电路中所用的主要是二,十进制码（,BCD,码,）,8421,码 、,2421,码、,5421,码、余,3,码,在,BCD,码中，用四位二进制数表示,09,十个数码。四位二进制数最多可以表示,16,个字符，因此,09,十个字符与这,16,中组合之间可以有多种情况，不同的对应便形成了一种编码。这里主要介绍：,在,BCD,码中，十进制数,(N),D,与二进制编码,(K,3,K,2,K,1,K,0,),B,的关系可以表示为：,(N),D,= W,3,K,3,+,W,2,K,2,+W,1,K,1,+W,0,K,0,W,3,W,0,为二进制各位的权重。所谓的,8421,码，就是指各位的权重是,8,、,4,、,2,、,1,。,9,0000,0001,0010,0011,0110,0111,1000,1001,1010,1011,1101,1110,1111,0101,1100,0100,0,1,2,3,6,7,8,9,10,11,13,14,15,5,12,4,0,1,2,3,5,7,8,9,6,4,0,1,2,3,5,6,7,8,9,4,0,3,4,5,6,7,8,2,9,1,0,1,2,3,6,7,8,5,4,9,二进制数,自然码,8421,码,2421,码,5421,码,余三码,10,8.2,晶体管的开关作用,数字电路中，三极管工作在开关状态，即饱和和截止状态。,模拟电路中，晶体管一般工作在放大状态。,饱和,截止,3V,0V,u,O,0,相当于,开关断开,相当于,开关闭合,u,O,U,CC,+,U,CC,u,i,R,B,R,C,u,O,T,u,O,+,U,CC,R,C,E,C,u,O,+,U,CC,R,C,E,C,3V,0V,用电平表示,0,、,1,正逻辑：高电平,=1,，低电平,=0,负逻辑；高电平,=0,，低电平,=1,u,A,t,u,O,t,+,U,cc,0.3V,11,8.2,逻辑门电路,8.2.1,分立元件门电路,8.2.1,分立元件门电路,由二极管、三极管等分立元件组成,8.2.2 TTL,门电路,由三极管构成的集成门电路,8.2.3 CMOS,门电路,由,NMOS,管和,PMOS,管构成集成门电路,8.2.1,分立元件门电路,注意：,0,和,1,可代表不同器件的不同状态。,在数字电路中，一般用高电平代表,1,、低电平代表,0,，即所谓的,正逻辑系统,。,门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，,门电路,gate circuit,主要有：,与门,、,或门,、,与非门,、,或非门,、,异或门,等。,相同的逻辑功能，可以用不同的电路实现。,逻辑门电路是,数字电路中最基本的逻辑元件,。,所谓门,就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系,(,因果关系,),，所以又称为,逻辑门电路,。,12,A,、,B,、,C,条件都具备时，事件,F,才发生。,例子,：对于开关,A,、,B,、,C,：,0,代表断开，,1,代表接通。对于灯,F,：,0,代表暗，,1,代表亮。,E,F,A,B,C,&,A,B,C,F,逻辑符号,（,1,）“与”逻辑和与门,F=ABC,逻辑乘法,逻辑与,A,F,B,C,0,0,0,0,1,0,0,0,0,1,0,0,1,1,0,0,0,0,1,0,1,0,1,0,0,1,1,0,1,1,1,1,有,0,出,0,，全,1,出,1,真值表,二极管与门,AND gate,电路实现,F,D,1,D,2,A,B,+12V,电平,设二极管饱和压降为,0.3,伏。,例子,逻辑表达式,13,A,、,B,、,C,只有一个条件具备时，事件,F,就发生。例子：对于开关,A,、,B,、,C,：,0,代表断开，,1,代表接通。对于灯,F,：,0,代表暗，,1,代表亮。,1,A,B,C,F,逻辑符号,A,E,F,B,C,（,2,）“或”逻辑和或门,F=A+B+C,逻辑表达式,逻辑加法,逻辑或,例子,A,F,B,C,0,0,0,0,1,0,0,1,0,1,0,1,1,1,0,1,0,0,1,1,1,0,1,1,0,1,1,1,1,1,1,1,有,1,出,1,， 全,0,出,0,真值表,二极管或门,OR gate,F,D,1,D,2,A,B,-12V,电路实现,电平,14,逻辑符号,A,E,F,R,A,F,1,（,3,）“非”逻辑和非门,A,条件具备时 ，事件,F,不发生；,A,不具备时，事件,F,发生。,例子,：对于开关,A,：,0,代表断开，,1,代表接通。对于灯,F,：,0,代表暗，,1,代表亮。,入,0,出,1,，入,1,出,0,A,F,0,1,1,0,逻辑表达式,逻辑非,逻辑反,R,1,D,R,2,A,F,+12V,+3V,三极管非门,NOT gate,电平,真值表,电路实现,例子,嵌位二极管,15,“,与非” 门电路,有,“,0”,出,“,1,”,，全,“,1”,出,“,0”,“,与”门,&,A,B,C,Y,&,A,B,C,“,与非”门,0,0,0,1,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,0,A,B,Y,C,“,与非” 门逻辑状态表,1,Y,“,非”门,(4),复合门电路,逻辑表达式：,“,或非” 门电路,有,“,1”,出,“,0,”,，全,“,0”,出,“,1”,1,Y,“,非”门,“,或”门,A,B,C, 1,“,或非”门,Y,A,B,C, 1,0,0,0,1,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,0,A,B,Y,C,“,或非” 门逻辑状态表,逻辑表达式：,16,A,B,Y,1,有,“,0”,出,“,0”,，,全,“,1”,出,“,1”,有,“,1”,出,“,1”,，,全,“,0”,出,“,0”,&,A,B,Y,1,1,A,B,Y,2,Y,2,例：根据输入波形画出输出波形,17,“,与”、“或”、“非”是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们为基础表示。,与非：,条件,A,、,B,、,C,都具备，则,F,不发生。,有,0,出,1,，全,1,出,0,&,A,B,C,F,或非,OR,：,条件,A,、,B,、,C,任一具备，则,F,不 发生。,有,1,出,0,，全,0,出,1,1,A,B,C,F,异或：,条件,A,、,B,有一个具备，另一个不具备则,F,发生。,=1,A,B,F,分立元件门电路的缺点：,1.,体积大、工作不可靠。,2.,需要不同电源。,3.,各种门的输入、输出电平不匹配。,几种常用的逻辑关系逻辑,18,TTL,门电路是双极型集成电路，与分立元件电路相比，具有,体积小、可靠性高、速度快,的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为,DTL,、,TTL,、,HTL,、,MOS,管,集成门电路等。,8.2.2 TTL,集成门电路,输入级,中间级,输出级,TTL,与非门,T,5,F,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,B,C,A,T,1,等效电路,多发射极三极管,T,1,：多发射极晶体管,具有“与 ”逻辑功能,P191,19,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,“1”,(3.6V),(1),输入全为高电平“,1”(3.6V),时,4.3V,T,2,、,T,5,饱和导通,钳位,2.1V,E,结反偏,截止,“0”,(0.3V),负载电流（灌电流）,输入全高,“,1,”,输出为低,“,0,”,1V,1 TTL,与非门的基本原理,三个,PN,结,导通需,2.1V,符合,20,T,5,Y,R,3,R,5,A,B,C,R,4,R,2,R,1,T,3,T,4,T,2,+5V,T,1,1V,T,2,、,T,5,截止,负载电流（拉电流）,(2),输入端有任一低电平“,0”(0.3V),(0.3V),“1”,“0”,输入有低,“,0”,输出为高,“,1”,流过,E,结的电流为正向电流,V,Y,5-0.7-0.7,=3.6V,5V,三个,PN,结,导通需,2.1V,符合,21,1,、输出高电平,U,OH,、输出低电平,U,OL,U,OH,2.4V,U,OL,0.,4V,便认为合格。,典型值,U,OH,=3.4V,U,OL,0.,3V,。,2,、阈值电压,U,T,u,i,U,T,时，认为,u,i,是高电平。,U,T,=1.4V,二、输入、输出负载特性,&,&,？,1,、前后级之间电流的联系,2 TTL,与非门的特性和技术参数,22,R,1,T,1,+5V,前级输出为 高电平时,前级,后级,反偏,流出前级电流,I,OH,（拉电流）,+5V,R,4,R,2,R,5,T,3,T,4,前级输出为 低电平时,前级,后级,流入前级的电流,I,OL,约,1.4mA (,灌电流,),+5V,R,2,R,1,3k,T,2,R,3,T,1,T,5,b,1,c,1,R,1,T,1,+5V,灌电流,电流的计算,饱和,23,测试电路,&,+5V,u,i,u,0,一、电压传输特性,u,0,(V),u,i,(V),1,2,3,U,OH,(3.4V),U,OL,(0.3V),u,0,(V),u,i,(V),1,2,3,U,OH,“1”,U,OL,(0.3V),阈值,U,T,=1.4V,输出高电平,输出低电平,传输特性曲线,理想的传输特性,24,A,B,D,E,低电平噪声容限电压,U,NL,保证输出高电平电压不低于额定值,90%,的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）电压。,U,NL,=,U,OFF,U,IL,允许叠加干扰,U,OFF,U,OFF,是保证输出为额定高电平的,90%,时所对应的,最大输入低电平电压,。,0.9,U,OH,输入低电平,电压,U,IL,0,1,2,3,1,2,3,4,U,i,/V,U,O,/V,二、 抗干扰能力,输入,高电平,电压,U,IH,A,B,允许叠加干扰,U,ON,D,E,0,1,2,3,1,2,3,4,U,i,/V,U,O,/V,高电平噪声容限电压,U,NH,保证输出低电平电压的条件下所允许叠加在输入高 电平电压上的最大噪声（或干扰）电压。,U,NH,=,U,IH,U,ON,U,ON,是保证输出为额定低电平时所对应的,最小输入高电平电压,。,25,50%,50%,t,pd1,t,pd2,TTL,的,t,pd,约在,10ns 40ns,，此值愈小愈好。,输入波形,u,i,输出波形,u,O,三、,平均传输延迟时间,t,pd,越小，说明门的开关速度越快,26,指一个,“,与非,”,门能带同类门的最大数目，它表示带负载的能力。对于,TTL,“,与非,”,门,N,O,8,。,四、,扇出系数,N,O,*,1.,关于电流的技术参数,名称及符号,含义,输入低电平电流,I,iL,输入为低电平时流入输,入端的电流,-1,.4mA,。,输入高电平电流,I,iH,输入为高电平时流入输,入端的电流,几十,A,。,I,OL,及其极限,I,OL,（,max,）,当,I,OL, I,OL(max),时，输,入不再是低电平。,I,OH,及其极限,I,OH (max),当,I,OH,I,OH(max),时，输,出不再是高电平。,27,*,2,、扇出系数,:,与门电路输出驱动同类门的个数,+5V,R,4,R,2,R,5,T,3,T,4,前级,I,iH1,前级输出为 高电平时,I,iH3,I,iH2,T,1,T,2,T,3,I,OH,I,iL1,+5V,R,2,R,1,3k,T,2,R,3,T,1,T,5,b,1,c,1,T,1,T,2,T,3,I,iL2,I,iL3,I,OL,前级输出为 低电平时,例如：,例如：,流出前级电流,I,OH,（拉电流）,流入前级的电流,I,OL,(,灌电流,),28,*,3,、输入端接一电阻,R,接地,“1”,“0”,？,+5V,F,R,4,R,2,R,1,3k,T,2,R,5,R,3,T,3,T,4,T,1,T,5,b,1,c,1,R,u,i,R,较小时,u,i,1,C,B,A,*,4,，卡诺图？,如何由,真值表 、卡诺图、逻辑图,得到,逻辑函数式,？,A,BC,00,01,11,10,0,1,把相应的逻辑关系用逻辑符号和连线表示出来。即设计出来的电路图。,在逻辑状态表的基础上，把输入变量的各种组合及对应的输出值按一定的规则画成阵列图。,46,一、真值表,真值表：将输入、输出的所有可能状态一一对应地列出。,n,个变量有,2,n,个组合，一般按二进制的顺序列出，输出与输入状态一一对应，列出所有可能状态。,两个函数式等效,0 0 0,0,A,B,C,Y,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,0,1 1 1,1,逻辑状态表,取,Y,= “1”,取,Y,= “0”,47,把逻辑函数的输入、输出关系写成,与、或、非,等逻辑运算的组合式，即,逻辑代数式，,称为,逻辑函数式,，我们通常采用“,与或,”的形式。,比如：,若表达式中的某个,乘积项,包含了所有变量的原变量或反变量，则这一项称为,最小项,，其,特点,是,每个输入变量均在其中以原变量和反变量形式出现一次，且仅一次,。上式中每一项都是最小项。,若两个最小项只有一个变量以原、反区别，称它们,逻辑相邻,。,二、逻辑函数式,逻辑相邻,逻辑相邻的项可以合并，消去一个因子,48,8.3.3,逻辑函数的化简,化简的意义：,由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若,经过简化，则可使用较少的逻辑门实现同样的逻辑功能。,从而,可节省器件，降低成本，提高电路工作的可靠性。,-,利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。,化简的任务：,得到逻辑函数的最简式。,化简的原则,1.,逻辑电路所用的门最少,;,2.,各个门的输入端要少,;,3.,逻辑电路所用的级数要少,;,4.,逻辑电路要能可靠工作,.,化简的方法,1.,公式法化简,2.,利用卡诺图化简,49,利用逻辑代数的基本公式和定理。灵活运用。直至最简式。,一、公式法化简,（,1,）并项法,（,2,）配项法,（,3,）加项法,（,4,）吸收法,吸收,例,1,例,4,例,2,例,3,50,例,5,：,例,6,：,反演,配项,被吸收,被吸收,提出,AB,提出,A,反变量吸收,=1,51,1.,由给定的逻辑电路写出输出端,逻辑表达式,。,分析步骤：,2.,用,逻辑代数或卡诺图,对逻辑表达式进行,化简,。,3.,列出,逻辑状态表,。,8.3.4,组合逻辑电路的分析,已知逻辑电路,输入输出之间的逻辑关系,分析,注意：一定的电路只能实现一定的功能,例,1,：,分析下图的逻辑功能。,4.,分析,逻辑功能,，得出结论。,1.,写出逻辑表达式。,2.,用逻辑代数化简。,&,&,&,&,A,B,F,52,(3),列逻辑状态表,A,B,Y,0,0,1,1,0,0,1,1,1,0,0,1,Y=,AB +AB,=,A B,逻辑式,(4),分析逻辑功能,输入,相同,输出为,“,0”,，,输入,相异,输出为,“,1”,，,称为,“异或”逻辑,关系。这种电路称,“异或”门,。,=1,A,B,Y,逻辑符号,A,B,Y,0,0,1,1,0,0,1,0,0,1,1,1,逻辑式,=1,A,B,Y,逻辑符号,相同为“,0”,；不同为“,1”,异或门同或门,相同为“,1”,；不同为“,0”,&,A,B,F,1,1,&,&,化简 略,53,例,3,：已知,A,、,B,的波形，分析下图的逻辑功能。给出各点的波形。,=1,0,1,被封锁,1,1,&,2,&,3,&,4,A,M,B,1,F,=0,1,被封锁,1,0,&,2,&,3,&,4,A,M,B,1,F,打开,打开,选通,A,信号,选通,B,信号,选通电路,=,AC +BC,Y=,AC BC,54,1.,根据逻辑要求，指定实际问题的,逻辑含义,，列出,逻辑状态表,。,3.,用,逻辑代数或卡诺图,对逻辑表达式进行,化简,。逻辑表达式越简单，则设计的逻辑电路使用元件少、线路合理，工作可靠,4.,画出,逻辑电路图,。,分析步骤：,8.3.5,组合逻辑电路的综合,根据逻辑功能要求,最简单的逻辑电路,综合（设计）,注意：一定的功能可以由不同的电路实现,例：,设计三人表决电路（,A,、,B,、,C,）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。,1.,指明逻辑符号取“,0”,、“,1”,的含义。,三个按键,A,、,B,、,C,按下时为“,1”,，不按时为“,0”,。输出量为,F,，多数赞成时是“,1”,，否则是“,0”,。,根据题意列出真值表。,2.,根据,逻辑状态表,，写出,逻辑表达式,。,55,1,、逻辑状态表（真值表）,2,、写出逻辑表达式,由逻辑状态表写逻辑表达式的方法，要求熟练掌握,3,、化简,4,、根据逻辑表达式画出逻辑图。,&,1,&,&,A,B,C,F,若要求用与非门实现，怎么办？,或由卡诺图可得相同结果,56,若用与非门实现,结论：若要求用指定类型的门实现时，需要将最简表达式转化，,直到所有的门都为指定类型门为止。,&,A,B,C,F,&,&,&,57,8.4,数字集成组合逻辑电路,8.4.1,加法器,adder,8.4.,1,加法器：,1.,半加器,2.,全加器,3,多位全加器,8.4.2,编码器：,1.,二进制编码器,2.,二,-,十进制编码器,8.4.3,译码器与数码显示,：,1.,二进制译码器,2.,二,-,十进制译码器,3.,显示译码器,8.4.4,数据选择器,8.4.5,数值比较器,加法运算的基本规则,：,（,1,）逢二进一。,（,2,）最低位是两个数最低位的相加，不需考虑进位。,（,3,）其余各位都是三个数相加,包括加数、被、加数和低位来的进位。,（,4,）任何位相加都产生两个结果：本位和、向高位的进位。,例子：,A,=1101,B,=1001,计算,A+B,1 1 0 1,1 0 0 1,+,0,1,1,0,1,0,0,1,1,6.6.1,加法器,adder,58,半加运算不考虑从低位来的进位,A,-,加数；,B,-,被加数；,S,-,本位和；,C,-,进位。,真值表,1,半加器,half adder,逻辑图,=1,&,A,B,S,C,逻辑符号,A,B,C,S,CO,逻辑表达式,59,A,i,-,加数；,B,i,-,被加数；,C,i-1,-,低位的进位；,S,i,-,本位和；,C,i,-,进位。,相加过程中，既考虑加数、被加数又考虑低位的进位位。,2,全加器,full adder,A,i,B,i,C,i-,1,S,i,Ci,0,0,0,0,0,0,0,1,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,真值表,半加和：,所以：,逻辑表达式,逻辑表达式化简,60,逻辑图：,半加器构成的全加器,逻辑符号,C,i, 1,A,i,B,i,S,i,CO,CO,C,i-1,CO,CI,A,i,B,i,C,i-1,S,i,C,i,逻辑表达式,其中,61,全加器,SN74LS183,的管脚图,14,1,SN74H83,1a,n,1b,n,1c,n-1,1c,n,1s,n,2c,n-1,2c,n,2s,n,2a,n,2b,n,U,cc,GND,3,多位全加器,应用举例：用一片,SN74LS183,构成两位串行进位全加器。,串行进位,b,n,c,n-1,s,n,c,n,全加器,a,n,b,n,c,n-1,s,n,c,n,全加器,a,n,A,2,A,1,B,2,B,1,D,2,D,1,C,62,编码：,就是赋予选定的一系列二进制代码以固定的含义。,8.4.2,编码器,coder,信号,二进制代码,编码,译码,编码器,:,具有编码功能的逻辑电路,（,1,）二进制编码器,为什么用二进制编码，而不用十进制编码？,n,个二进制代码,(n,位二进制数,),有,2,n,种不同的组合，可表示,2,n,个信息。,编码器设计。,与设计一般的组合逻辑电路相同,1,，首先定义逻辑含义，并列出状态表；,2,，然后写出逻辑表达式并进行化简；,3,，最后画出逻辑图,。,要表示,N,个信息所需的二进制代码应满足,2,n,N,N,个,2,n,N,n,位,2,n,组合,63,1,，真值表,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,&,&,&,F,3,F,2,F,1,3,，,8-3,编码器,逻辑图,与,P208,的图,6.6.4,不同，,why,？,例：用与非门组成三位二进制编码器,-,八线,-,三线编码器,解：,(1),分析要求：,输入有,8,个信号,I,1,I,8,且,0,有效,，即,N=8,，根据,2,n,N,的关系，即,n,=3,，即输出为,F,1,、,F,2,、,F,3,三位二进制代码。,2,，逻辑表达式及化简,64,十个输入,需要几位输出？,四位,输入：,I,0,I,9,。按下为,1,，松开为,0,。,即,1,有效,。,输出：,F,3,F,0,高电平为,1,，低电平为,0,，列出状态表如下：,（,2,）二,-,十进制编码器,3,，逻辑图略,2,，逻辑表达式,1,，真值表,（不同于表,8.4.3 8421,编码表）,将十个状态（对应于十进制的十个代码）编制成,BCD,码。,优先编码器？,65,（,1,）二进制译码器,将,n,种输入的组合译成,2,n,种电路状态。也叫,n,-2,n,线译码器。,译码器的输入,一组二进制代码,译码器的输出,一组高低电平信号,8.4.3,译码器,code translator,和数码显示,译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。,译码器设计。,与设计一般的组合逻辑电路相同,1,，首先定义逻辑含义，并列出状态表；,2,，然后写出逻辑表达式并进行化简；,3,，最后画出逻辑图,。,66,&,&,&,&,A,1,A,0,2-4,线译码器,74LS139,的内部线路,输入,控制端,输出,2-4,线译码器 例,74LS139,3-8,线译码器 例,74LS138,二,-,十进制译码器,P215,1.,二进制译码器,67,74LS139,管脚图,双,2/4,线译码器,一片,139,种含两个,2-4,译码器,输 入,输 出,S,A,0,A,1,Y,0,1,1,0,0,0,0,0,1,1,0,0,1,1,0,1,1,1,0,139,功能表,Y,1,Y,2,Y,3,1,1,1,0,1,1,1,0,1,1,1,0,1,1,1,S,是使能端,S,= 0,时译码器工作,输出低电平有效,68,例：利用线译码器分时将采样数据送入计算机。,2-4,线译码器,A,B,C,D,三态门,三态门,三态门,三态门,总线,69,00,0,全为,1,工作原理,：（以,A,0,A,1,=00,为例）,数据,2-4,线译码器,A,B,C,D,三态门,三态门,三态门,三态门,总线,脱离总线,70,二,-,十进制编码,显示译码器,显示器件,在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到,显示译码器,。,3.,显示译码器,1.,辉光数码管,P216,2.,半导体数码显示,P216,a,b,c,d,e,f,g,2.,半导体数码显示常用的七段显示器件,低电平时发光,高电平时发光,共阳极接法,a,b,c,g,d,e,f,+,共阴极接法,a,b,c,d,e,f,g,71,1 1 1 1 1 1 0 0,0 1 1 0 0 0 0 1,1 1 1 1 0 0 1 3,a b c d e f g,数字,a,b,c,d,f,g,e,0 1 1 0 0 1 1 4,1 0 1 1 0 1 1 5,1 0 1 1 1 1 1 6,1 1 1 0 0 0 0 7,1 1 1 1 1 1 1 8,1 1 1 1 0 1 1 9,1 1 0 1 0 1 1 2,显示器件：七段显示器件,72,七段显示译码器,功能：,把二,-,十进制代码译成对应的七个字段信号驱动数码管，显示出相应的十进制数码。,注意：,对应共阴极接法或共阳极接法，应选用不同的译码器。,显示译码器,和,显示器件连接,图,Q,3,Q,2,Q,1,Q,0,a,g,f,e,d,c,b,译码器,二,十进制代码,(,共阴极,),1,0,0,1,0,1,1,1,1,1,1,7,个,4,位,七段译码显示器,七段显示器件,73,七段显示译码器状态表,g,f,e,d,c,b,a,Q,3,Q,2,Q,1,Q,0,a,b,c,d,e,f g,0 0 0 0 1 1 1 1 1 1 0 0,0 0 0 1 0 1 1 0 0 0 0 1,0 0 1 0 1 1 0 1 1 0 1 2,0 0 1 1 1 1 1 1 0 0 1 3,0 1 0 0 0 1 1 0 0 1 1 4,0 1 0 1 1 0 1 1 0 1 1 5,0 1 1 0 1 0 1 1 1 1 1 6,0 1 1 1 1 1 1 0 0 0 0 7,1 0 0 0 1 1 1 1 1 1 1 8,1 0 0 1 1 1 1 1 0 1 1 9,输 入,输 出,显示数码,74,BS204,A,0,A,1,A,2,A,3,CT74LS247,+5V,来,自,计,数,器,七段译码器和数码管的连接图,5107,a,b,c,d,e,f,g,RBI,BI,LT,A,1,1,A,2,2,LT,3,BI,4,RBI,5,A,3,6,A,0,7,GND,8,9,11,10,12,13,14,15,16,+,U,CC,CT 74LS247,CT74LS247,型译码,器的外引线排列图,a,b,c,d,e,f,g,75,第,8,章,门电路和组合逻辑电路,结束,电工电子技术,76,