数字逻辑ByHuangzb05存储逻辑器件V08OK

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,49,体系结构中心,-QuantumGroup, 2014,06:46:10,数字逻辑与数字系统,( 2015-2016,第一学期（秋季）,),主讲：黄智濒 博士,计算机类本科生授课内容,联系,方式：,vastyellow,QQ,：,574832909,教,三楼,1017,第五章,存储,逻辑,器件,第一节 特殊存储部件,第二节 随机读写存储器,REM,第三节,只读存储器,ROM,第一节 特殊存储部件,第五章 存储,逻辑,器件,存储,逻辑和存储器,寄存器堆,寄存器队列,寄存器堆栈,第五章 存储,逻辑,器件,第一节 特殊存储,部件,存储逻辑：是时序逻辑和组合逻辑相结合的产物。也是构成可编程逻辑器件的技术基础。,存储器,：,能够存储 个二进制比特数的逻辑电路；,m,表示字的个数，,n,表示一个字的长度（比特数）。,特殊存储部件：,寄存器堆,寄存器队列,寄存器堆栈,寄存器,：,由,m,个,触发器,/,锁存器按照并行方式输入,/,并行方式输出连接而成。,均,由寄存器组成，容量小，逻辑结构简单，速度快,第五章 存储,逻辑,器件,第一节 特殊存储,部件,寄存器堆,(Register File):,随机寻址,译码器,寄存器组,数据入,n,位,地址计数器,寄存器堆结构,Data in,Data Out,地址线,WR,RD,寄存器堆,每次只能读出一个寄存器的数据,数据分配器,数据选择器,单端口寄存器堆的逻辑结构,第五章 存储,逻辑,器件,第一节 特殊存储,部件,寄存器堆,双端口输出寄存器,运算器,E,锁存器,B,锁存器,A,双端口寄存器组,E,A,03,B,03,A,B,WR,RD,数据入,A,输出,B,地址,4,位,WR,RD,寄存器堆,B,输出,RD,B,地址,4,位,A,地址,4,位,16,个,可以同时从寄存器堆中取出,A,、,B,两个数,第五章 存储,逻辑,器件,第一节 特殊存储,部件,寄存器队列,以先进先出（,FIFO,）方式用若干个寄存器构成的小型存储部件,寄存器队列,寄存器队列可,在流水线中,应用，是时间并行技术的重要功能部件,可用于串行,-,并行、并行,-,串行的转换。,第五章 存储,逻辑,器件,第一节 特殊存储,部件,寄存器堆栈,以后进先出（,LIFO,）方式用若干个寄存器构成的小型存储部件,寄存器堆栈,(c),出栈,应用场合：中断。,操作： 进栈（,Push,）、出栈（,Pop,）,第二节 随机读写存储器,RAM,第五章 存储,逻辑,器件,SRAM,的,存储单元,DRAM,的,存储单元,RAM,的整体结构,RAM,的存储芯片的扩展,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,随机读写存储器,-RAM,记忆部件,双极型,MOS,型,动态,静态,SRAM,DRAM,易失性存储器,随机读写存储器,RAM(Random Access Memory),计算机的重要记忆部件，存放数据或指令,。,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,RAM,的,结构,地址译码,地址译码,读写电路,地址码,读,/,写控制,输出数据,输入数据,存储,矩阵,将若干个存储元排成矩阵形式,1,2,3,如：,168=128,挂在字线上的所有存储元,存储单元,单译码,：,每个存储元有,1,条,字选择线,同一行中所有存储元的字线都连接在一起,每次读,/,写时，选中一个字的所有存储元,双译码,：,每个存储元有,2,条,字选择线,需要,RAS(,行地址,),和,CAS(,列地址,),两个地址译码器,双译码容易构成大容量存储器。目前使用的,RAM,和,EPROM,，都使用双译码形式,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,RAM,的,结构,地址译码,*,单地址译码,164,存储器,每个存储元有一条字选择线，每一行中的所有存储元的字线连接在一起。,缺点：容量不可能做得很大。,（,思考原因？,）,扇出过大，引发时延故障。,Delay fault Induced by high fanout.,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,RAM,的,结构,地址译码,*,双译码,161,存储器,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,RAM,的结构,地址译码,*,双译码,（,000000,）,（,101001,）,A,0,A,2,3:8,译码器,A,1,3:8,译码器,A,3,A,5,A,4,0,1,2,4,3,5,6,7,0,1,2,4,3,5,6,7,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,RAM,的存储芯片的扩展,存储芯片外部接线,地址线,数据线,读,/,写线,片选线,2114,A,0,A,9,D,0,D,3,CS,WE,1K4 RAM,2716,A,0,A,10,D,0,D,7,CE,RD,2K8 ROM,RAM,芯片的描述,2K4,2568,10241,一片内的存储单元为,2048,一个有效地址对应的存储元数,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,RAM,的存储芯片的扩展,1,、位扩展,要组成,1K 8,的存储器,1K1,1K4,1K8,8,片,2,片,1,片,2,、字扩展,要组成,8K 8,的存储器,1K8,2K8,4K8,8,片,4,片,2,片,3,、容量扩展,4K1,8K4,1K8,表示片内有多少条地址线,D,1,D,0,D,7,1KX1,D,0, D,3,D,4, D,7,1KX4,D,0, D,7,1KX8,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,RAM,的存储芯片的扩展,A,15,A,14,A,13,A,12,A,11,A,10,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,对应,1K?,芯片,片内地址线（,10,条）,片内地址线（,11,条）,片内地址线（,12,条）,对应,2K?,芯片,对应,4K?,芯片,对应,64K?,芯片,片内地址线（,16,条）,高位地址,6: 64,高位地址,5: 32,高位地址,4: 16,地址线增加一条容量增加一倍,组成,64K,的存储器,需,64,片,需,32,片,需,1,片,需,16,片,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,RAM,的存储芯片的扩展,例,1,现有,2564,的存储芯片若干，试问要组成,1K 8,的存储器需要芯片多少片？画出连线图。,D,0,D,7,CS,CS,CS,CS,D,0,D,3,D,0,D,3,D,0,D,3,D,0,D,3,D,4,D,7,D,4,D,7,D,4,D,7,D,4,D,7,2564,2564,2564,2564,0000FFH,1001FFH,3003FFH,2002FFH,Y,0,Y,1,Y,2,Y,3,2:4,译码,A,8,A,9,1K 8,A,0,A,7,解：,字扩展需要,4,片，位扩展需要,2,片，共需要,8,片。,位扩展,字扩展,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,SRAM,的,存储单元,静态随机存储器, SRAM=Static,Random,Access,Memory,它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。,SRAM,中的每一,bit,储存在由,4,个场效应管（,M1, M2, M3, M4,）构成两个交叉耦合的,反相器,(,非门,),中。另外,两个场效应管（,M5, M6,）是储存基本单元到用于读写的位线,(Bit Line),的控制开关,。,一个,SRAM,基本单元有,0 and 1,两个电平稳定状态,。,SRAM,基本单元由两个,CMOS,反相器组成。两个反相器的输入、输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这就能实现两个反相器的输出状态的锁定、保存，即储存了,1,个位元的状态。,反相器，是一种电路器件，其输出是输入的逻辑非。,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,SRAM,的,存储单元,访问,SRAM,时，,字线（,Word Line,）,加高电平，使得每个基本单元的两个控制开关用的晶体管,M,5,与,M,6,开通，把基本单元与位线（,Bit Line,）连通。,位线（,Bit Line,）,用于,读取或写入基本,单元的状态。,两条取反的位线,，虽然不是必须，但是,可以增强抗噪声干扰,能力。,按字操作，位线数据同时读出或写入。,SRAM,的基本单元有,3,种状态：,standby (,电路处于空闲,), reading (,读取,),与,writing (,写入,).,standby,(,电路处于空闲,),如果字线没有被选为高电平,那么作为控制用的,M,5,与,M,6,两个晶体管处于断路，把基本单元与位线隔离。由,M,1, M,4,组成的两个反相器继续保持其状态，只要保持与高、低电平的连接。,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,SRAM,的,存储单元,reading (,读取,),假定储存的内容为,1,即在,Q,处的电平为高,.,读取周期开始时，两条位线预充值为逻辑,1,（预充电）,随后字线,WL,充高电平，使得两个访问控制晶体管,M,5,与,M,6,通路。,保存在,Q,的值与位线,BL,的预充值相同，所以,BL,保持逻辑,1,，,而,Q,与,BL,的预充值不同，使得,BL,经由,M,1,与,M,5,放电而变成逻辑,0(,即,Q,的高电平使得晶体管,M,1,通路,).,在位线,BL,一侧，晶体管,M,4,与,M,6,通路，把位线连接到,V,DD,所代表的逻辑,1,(M,4,作为,P,沟道场效应管，由于栅极加了,Q,的低电平而,M,4,通路,).,只需要,BL,与,BL,有一个很小的电位差，读取的放大电路将会辨识出哪条位线是,1,哪条是,0.,敏感度越高，读取速度越快。,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,SRAM,的,存储单元,writing (,写入,),写入周期开始时，把要写入的状态加载到位线。,如果要写入,0,，则设置,BL,为,1,且,BL,为,0,。,随后字线,WL,加载为高电平，位线的状态被载入,SRAM,的基本单元。,这是通过位线输入驱动能力设计的比基本单元相对较弱的晶体管更为强壮，使得位线状态可以覆盖基本单元交叉耦合的反相器的以前的状态。,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,SRAM,的,存储单元,除了,6,管的,SRAM,，其他,SRAM,还有,8,管、,10,管甚至每个位元使用更多的晶体管的,实现。,8T,10T,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,DRAM,的,存储单元,(Dynamic RAM),单管动态存储单元,写入,*,数据放在,D,线上,*,字选择线,X,高电平（送地址）,*,T,1,导通,*,D=1 C,充电，写,1,D=0 C,放电，写,0,读出,*,字选择线,X,高电平（送地址）,*,T,1,导通,*,C,D,与,C,电荷重新分布,（破坏性读出）,D,线,T,1,C,字选择线,X,C,D,*,先对,C,D,预充电（,V,）,读出放大器,重写,刷新,功能,读“,1”,：,读“,0”,：,C,D,C,读出的电压值很小,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,DRAM,的,存储单元,(Dynamic RAM),DRAM,动态存储器的读写控制电路,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,DRAM,的,存储单元,(Dynamic RAM),SGRAM,Synchronous Graphics Random-Access Memory,同步图形随机存储器,一种图形读写能力较强的显存，由,SDRAM,改良而成。,SGRAM,读写数据时不是一一读取，而是以,块,（,Block,）为单位，从而减少了内存整体读写的次数，提高了图形控制器的效率。用于视频存储。,DDR,（,DDR SDRAM,）,Double Data Rate SDRAM,双倍速率同步动态随机存储器,存储容量：,B,KB,MB,GB,TB,PB,EB(10,18,字节,),第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,1KB=1024Byte,1KB=1024B=1024,字节,1MB=1024KB=104,8576,字节,1GB=1024MB=10,7374,1824,字节,1TB=1024GB=1,0995,1162,7776,字节,1PB=1024TB=112,589,99,0684,，,2624,字节,1EB=1024PB=11,5292,1504,6068,46976,字节,1ZB=1024EB=118,059,162,0717,41130,3424,字节,1YB=1024ZB=1,2089,2581,9614,6291,7470,6176,字节,第五章 存储,逻辑,器件,第二节 随机读写存储器,RAM,DRAM,的,存储单元,(Dynamic RAM),DRAM,和,SRAM,DRAM,SRAM,存储原理,集成度,芯片引脚,功耗,价格,速度,刷新,1T,6T,高,低,少,多,小,大,低,高,慢,快,有,无,主存,缓存,作业,习题,P127,，第,10,11,12,13,14,15,题,加分作业,第三节 只读存储器,ROM,第五章 存储,逻辑,器件,ROM,的分类,ROM,的应用,只读存储器,ROM,分类,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,半导体只读存储器简称,ROM (Read - only Memory),特点：,存储固定信息。预先把信息写入到存储器中，在操作过程中，只能读出信息，不能写入。,非易失性存储器,根据其编程方法不同，,ROM,可分为：,1.,掩模式,只读存储器（,MROM,）,2.,一次编程的只读存储器,(PROM),3.,多次编程的只读存储器,(EPROM,、,E,2,PROM),只读存储器,ROM,分类,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,特点：厂家按要求在芯片生产过程中掩膜成型,1,、,掩膜式只读存储器,ROM,应用：存放,引导、监控程序,行选线与,MOS,管栅极,连接,，,MOS,管,导通,，列线上为高电平，存,1,。,行选线与,MOS,管栅极,不连接,，,MOS,管,截止,，列线上为低电平，存,0,。,MROM,的内容由生产厂家按用户要求，在生产过程中写入，之后不能更改。,MROM,采用二次光刻掩膜工艺，首先制作一块,掩,膜版，然后通过掩膜版曝光，然后再硅片上刻出图形；适合大批量生产,只读存储器,ROM,分类,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,1,、,掩膜式只读存储器,ROM,行选线与,MOS,管栅极,连接,，,MOS,管,导通,，列线上为高电平，存,1,。,行选线与,MOS,管栅极,不连接,，,MOS,管,截止,，列线上为低电平，存,0,。,只读存储器,ROM,分类,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,1,、,掩膜式只读存储器,ROM,只读存储器,ROM,分类,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,1,、,掩膜式只读存储器,ROM,2,、,一次编程只读存储器,PROM,(,现场可编程,ROM ),特点：用户一次性写入,熔丝型,PROM,单元结构,结,破坏型,PROM,单元结构,只读存储器,ROM,分类,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,1,、,掩膜式只读存储器,ROM,2,、,一次编程只读存储器,PROM,(,现场可编程,ROM ),特点：用户一次性写入,熔丝（,Fuse,）技术,-,应用于,熔丝型,PROM,单元结构,是用熔丝作为开关元件，这些开关元件在未编程时处于连通状态，加电编程时，在不需要连接处将熔丝,熔断,，最终形成的熔丝模式决定了整个器件的逻辑功能。,反熔丝（,Anti-Fuse,）技术,-,应用于,结破坏型,PROM,单元结构,也称,熔通,技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的开关元件两端加上编程电压将其融通。,只读存储器,ROM,分类,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,1,、,掩膜式只读存储器,ROM,2,、,一次编程只读存储器,PROM,(,现场可编程,ROM ),3,、,多次改写只读存储器,特点：在专用设备上可改写,EPROM,（,Erasable PROM,）,E,2,PROM (,Electrical EPROM,),紫外线擦除,电擦除,紫外光的照射可使浮栅上的电荷获得能量,穿过绝缘层,跑回衬底,称为光可擦除式（可多次进行）,D,端加高压, G,加,0V,雪崩击穿发生,正电荷注入浮栅中和负电荷,存储单元由“,0”,变为“,1”,。,只读存储器,ROM,分类,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,1,、,掩膜式只读存储器,ROM,2,、,一次编程只读存储器,PROM,(,现场可编程,ROM ),3,、,多次改写只读存储器,EPROM,（,Erasable PROM,）,E,2,PROM,4,、,闪存,FLASH,内部采用,SRAM,作为缓冲器,特点：集成度高、,读取速度快、再编程次数多,非易失性的存储器,由施敏教授,在,1967,年发明的非挥发性内存,(The Nonvolatile Semiconductor Memory),只读存储器,ROM,分类,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,施敏和,FLASH,施敏，,Bell Lab/Stanford,，撰写的经典教材,半导体器件物理,，被论文引用的次数约,15000,次,(ISI,统计,),。,已被诺贝尔奖,三次提名,。,美国工程院、中国大陆工程院和中国,台湾工程院三院院士,。,曾获得,IEEE,电子器件的最高荣誉奖（,Ebers,奖）,非挥发性半导体内存,(Flash),发明者和手机发明人之一。,只读存储器,ROM,分类,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,Flash,的应用,SD,卡：,Secure Digital Memory Card,CF,卡：,CompactFlash,MMC,卡：,MultiMediaCard,U,盘,ROM,的应用,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,1,、代码转换器,例,1,试用,ROM,实现四位自然二进制码转换成四位循环码。,解：四位自然二进制码为,B,3,B,2,B,1,B,0,，四位循环码为,G,3,G,2,G,1,G,0,。,真值表的实现，完成逻辑功能,N,O,B,3,B,2,B,1,B,0,G,3,G,2,G,1,G,0,0,0,0,0,0,0,0,0,0,1,0,0,0,1,0,0,0,1,2,0,0,1,0,0,0,1,1,3,0,0,1,1,0,0,1,0,4,0,1,0,0,0,1,1,0,5,0,1,0,1,0,1,1,1,6,0,1,1,0,0,1,0,1,7,0,1,1,1,0,1,0,0,8,1,0,0,0,1,1,0,0,9,1,0,0,1,1,1,0,1,10,1,0,1,0,1,1,1,1,11,1,0,1,1,1,1,1,0,12,1,1,0,0,1,0,1,0,13,1,1,0,1,1,0,1,1,14,1,1,1,0,1,0,0,1,15,1,1,1,1,1,0,0,0,G,3,G,2,G,1,G,0,B,3,B,3,B,2,B,2,B,1,B,1,B,0,B,0,固定的点阵,ROM,的应用,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,2,、比较器,试用适当容量的,ROM,实现两个两位二进制数比较的比较器。,例,2,解：两个两位二进制数分别为,A,1,A,0,和,B,1,B,0,。,A,1,A,0,大于,B,1,B,0,时，,F,1,1,。,A,1,A,0,等于,B,1,B,0,时，,F,2,1,。,A,1,A,0,小于,B,1,B,0,时，,F,3,1,。,N,O,A,1,A,0,B,1,B,0,F,1,F,2,F,3,0,0,0,0,0,0,1,0,1,0,0,0,1,0,0,1,2,0,0,1,0,0,0,1,3,0,0,1,1,0,0,1,4,0,1,0,0,1,0,0,5,0,1,0,1,0,1,0,6,0,1,1,0,0,0,1,7,0,1,1,1,0,0,1,8,1,0,0,0,1,0,0,9,1,0,0,1,1,0,0,10,1,0,1,0,0,1,0,11,1,0,1,1,0,0,1,12,1,1,0,0,1,0,0,13,1,1,0,1,1,0,0,14,1,1,1,0,1,0,0,15,1,1,1,1,0,1,0,F,1,F,2,F,3,A,1,A,1,A,0,A,0,B,1,B,1,B,0,B,0,ROM,的应用,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,3,、数学函数表,两个两位二进制正整数的乘法运算。,例,3,N,O,B,1,B,0,A,1,A,0,F,3,F,2,F,1,F,0,0,0,0,0,0,0,0,0,0,1,0,0,0,1,0,0,0,0,2,0,0,1,0,0,0,0,0,3,0,0,1,1,0,0,0,0,4,0,1,0,0,0,0,0,0,5,0,1,0,1,0,0,0,1,6,0,1,1,0,0,0,1,0,7,0,1,1,1,0,0,1,1,8,1,0,0,0,0,0,0,0,9,1,0,0,1,0,0,1,0,10,1,0,1,0,0,1,0,0,11,1,0,1,1,0,1,1,0,12,1,1,0,0,0,0,0,0,13,1,1,0,1,0,0,1,1,14,1,1,1,0,0,1,1,0,15,1,1,1,1,1,0,0,1,F,3,F,2,F,1,F,0,B,1,B,1,B,0,B,0,A,1,A,1,A,0,A,0,ROM,的应用,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,例,4,有三个变量,ABC,，用,ROM,实现如下逻辑函数。,F,3,F,2,F,1,F,0,A,A,B B C C,N,O,A B C,F,3,F,2,F,1,F,0,0,0,0,0,0,1,0,1,1,0,0,1,0,0,1,1,2,0,1,0,0,0,1,1,3,0,1,1,0,0,0,0,4,1,0,0,0,0,1,1,5,1,0,1,0,0,0,0,6,1,1,0,0,0,0,0,7,1,1,1,1,0,1,0,ROM,的应用,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,已知一个组合逻辑,可以采用几种电路形式来实现？,1,、直接用与门、或门、非门。,2,、用中规模组合逻辑电路：数据选择器、译码器。,3,、用掩膜,ROM,。,B,A,Y,C,A,0,A,1,D,1,D,0,D,2,D,3,B,A,1,1,0,Y,Y,0,数据选择器,A,B,C,G,1,G,2A,G,2B,B,A,C,“1”,3:8,译码器,Y,或阵列的容量是,8,。,C,B,A,Y,例,5,ROM,的应用,第五章 存储,逻辑,器件,第三节,只读存储器,ROM,确定用,ROM,实现下列逻辑函数所需的容量。,例,6,（,1,）比较两个四位二进制数的大小及是否相等。,（,2,）两个三位二进制数相乘的乘法器。,（,3,）将八位二进制数转换为十进制数（用,BCD,码表示）的转换电路。,解：,（,1,）两个四位二进制数有八个输入端，三个输出。,字线,=2,8,（,256,）,字线多少由状态个数决定,容量为,256,(8+8+3),4864,。,（,2,）两个三位二进制数有,6,个输入端，故字线为,2,6,。,111111 = (110001) B (49),10,输出为,6,位。,容量为,64,(6+6+6),1152,。,（,3,）八位二进制数有,8,个输入，故字线为,2,8,。,八位二进制数转换为十进制数最大是三,位,。,00HFFH,0255,输出,为,3x4=12,位,。,容量为,256,(16+12),7168,。,作业,习题,P127,，第,6,7,8,9,题,无,