数字电子技术基础课件阎石主编第五版第四章

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,“雪亮工程是以区（县）、乡（镇）、村（社区）三级综治中心为指挥平台、以综治信息化为支撑、以网格化管理为基础、以公共安全视频监控联网应用为重点的“群众性治安防控工程”。,第,四,章,组合逻辑电路,第 四 章组合逻辑电路,1,数字电路,组合逻辑电路,时序逻辑电路,任一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关。,任一时刻的输出不仅取决于现时的输入，而且还与电路原来状态 有关。,4.1,概述,数字电路组合逻辑电路时序逻辑电路 任一时刻的输,2,组合逻辑电路的框图,组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种,门电路,组成，,组合逻辑电路的框图 组合逻辑电路在电路结构上不,3,4.2,组合逻辑电路的分析和设计方法,4.2.1,组合逻辑电路的分析方法,组合逻辑电路图,写出逻辑表达式,分析方法步骤：,化简,说明功能,列真值表,已知逻辑电路,说明逻辑功能,分 析,4.2 组合逻辑电路的分析和设计方法4.2.1,4,逻辑图,逻辑表达式,1,1,最简与或表达式,化简,2,2,从输入到输出逐级写出,逻辑图逻辑表达式 1 1 最简与或表达式化简 2,5,最简与或表达式,3,真值表,3,4,电路的逻辑功能,当输入,A,、,B,、,C,中有,2,个或,3,个为,1,时，输出,Y,为,1,，否则输出,Y,为,0,。所以这个电路实际上是一种,3,人表决用的组合电路：只要有,2,票或,3,票同意，表决就通过。,4,0,0,0,1,0,1,1,1,最简与或表达式 3 真值表 3 4 电路的逻辑功能当,6,数字电子技术基础课件阎石主编第五版第四章,7,解：,解：,8,由真值表知：该电路可用来判别输入的,4,位二进制数数值的范围。,由真值表知：该电路可用来判别输入的4位二进制,9,数字电子技术基础课件阎石主编第五版第四章,10,这是一个全加器电路,这是一个全加器电路,11,形式变换,写出表达式,并简化,4.2.2,组合逻辑电路的设计方法,根据实际逻辑问题,最简单逻辑电路,设 计,步骤：,确定输入、输出,列出真值表,分析题意，将设计,要求转化为逻辑关,系，这一步为设计,组合逻辑电路的关键,根据设,计要求,根据设计所用,芯片要求,画逻辑电路图,选择所需,门电路,形式变换写出表达式4.2.2 组合逻辑电路的设计方法根,12,例,1,：,设计三人表决电路（,A,、,B,、,C,）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现,.,解,:,1.,首先指明逻辑符号取“,0”,、“,1”,的含义,。三个按键,A,、,B,、,C,按下时为“,1”,，不按时为“,0”,。输出量为,L,，多数赞成时是“,1”,，否则是“,0”,。,例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意,13,2.,根据题意列出真值表,A B C L,0 0 0 0,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 1,3.,画出卡诺图化简：,A,BC,0,00,01,1,11,10,1,1,1,1,0,0,0,0,AB,BC,AC,L= AC + BC + AB,2.根据题意列出真值表A B C L3.,14,4,、用与非门实现逻辑电路,A,B,C,L,4、用与非门实现逻辑电路ABCL,15,例,4.2.2,：,解,:,取红,、,黄、绿三盏灯分别用,R,、,A,、,G,表示，,设灯亮为“,1”,，不亮为“,0”,；故障信号为输出变量用,Z,表示，规定正常为“,0”,，不正常为“,1”,。,R A G Z,0 0 0 1,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 1,1,、列真值表,2,、写逻辑函数式,例4.2.2：解:取红、黄、绿三盏灯分别用R、A、G表示，设,16,3,、化简,R,AG,0,00,01,1,11,10,1,1,1,1,1,0,0,0,RG,RA,AG,3、化简RAG000011111011111000RGRAA,17,4,、画逻辑图,4、画逻辑图,18,用与非门实现,用与非门实现,19,用与或非门实现,R,AG,0,00,01,1,11,10,1,1,1,1,1,0,0,0,用与或非门实现RAG000011111011111000,20,4.3,若干常用的组合逻辑电路,4.3.1,编码器,编码,：用二进制代码来表示某一信息（文字、数字、符号）的过程。,实现编码操作的电路称为,编码器,。,编,码,器,高？低？,码？,4.3 若干常用的组合逻辑电路4.3.1 编,21,普通编码器,3,位二进制（,8,线,3,线）编码器真值表,任何时刻只允许输入一个编码信号，否则输出将发生混乱。,一、二进制编码器,输入端：,2,n,输出端：,n,高电平有效,普通编码器3位二进制（8线3线）编码器真值表任何时刻只允许,22,图,4.3.2,图4.3.2,23,优先编码器,在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对,优先权,最高的进行编码。,8,线,3,线优先编码器,74LS148,逻辑图（图,4.3.3,）。,选通输入端,选通输出端,扩展端,优先编码器 在优先编码器电路中，允许同时输入两,24,输,入,：逻辑,0(,低电平）有效,输,出,：逻辑,0(,低电平）有效,低电平表示“电路工作，但无编码输入”,低电平表示“电路工作，且有编码输入”,输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效低电平表,25,例,4.3.1,：,试用两片,74LS148,组成,16,线,4,线优先编码器。,优先权最高, 均无信号时，才允许对 输入信号编码。,例4.3.1：试用两片74LS148组成16线4线优先编码,26,0,0,1,0,1,1,1,1,1,1,1,0,0,1,1,1,1,1,0,1,(1),片处于编码状态,(2),片被封锁。,00101111111001111101(1)片处于编码状态,27,1,1,1,1,1,1,1,1,1,0,(2),片处于编码状态,1,1,1,0,1,0,0,1,0,1,0,1,1,1,0,1,0,1,1111111110(2)片处于编码状态1110100101,28,二、二十进制编码器,输入端,10,个，输出端,4,个，也称,10,线,4,线编码器。,集成,10,线,-4,线优先编码器,输入输出均低电平有效。,功能表见表,4.3.3,二、二十进制编码器输入端10 个，输出端4个，也称10线,29,4.3.2,译码器,译码,：将二进制代码翻译成对应的输出信号的过程,。,译码是编码的逆过程,。,实现译码操作的电路称为,译码器,。,常用的译码器有,:,二进制译码器,、,二十进制译码器,、,显示译码器,三类。,4.3.2 译码器译码：将二进制代码翻译成对应的输出信,30,一、二进制译码器,输入端：,n,输出端：,2,n,二进制译码器的输入端为,n,个，则输出端为,2,n,个，且对应于输入代码的每一种状态，,2,n,个输出中只有一个为,1,（或为,0,），其余全为,0,（或为,1,）。,一、二进制译码器 输入端：n 输出端：2n,31,2,线, 4,线译码器,74LS139,（输出低电平有效）,真值表,0 0 1 1 1 0,0 1 1 1 0 1,1 0 1 0 1 1,1 1 0 1 1 1,A,1,A,0,画关于 的卡诺图,A,1,A,0,0,1,1,1,1,1,0,0,2 线 4线译码器74LS139 （输出低电平有效） 真,32,3,位二进制译码器,(3,线,-8,线译码器,),输,入,：,3,位二进制代码,输,出,：,8,个互斥的信号（高电平有效）,3位二进制译码器(3线-8线译码器)输入：3位二进制代码,33,74HC138,集成译码器,S=1,译码器正常工作,1,0,0,片选输入端,（使能端）,输出低电平有效,地址输入端,74HC138集成译码器S=1,译码器正常工作100片选输入,34,3,线,8,线译码器,74HC138,功能表,3线8线译码器74HC138功能表,35,当,S,1,=1, =0, =0,（即,S=1,）时，可得输出,当S1=1, =0, =0（即S=1）时,36,数字电子技术基础课件阎石主编第五版第四章,37,例,4.3.2,：,试用两片,3,线,8,线译码器,74HC138,组成,4,线,16,线译码器。,例4.3.2：试用两片3线8线译码器74HC138组成4线,38,(1),片工作，,(2),片禁止。若输入,D,3,D,2,D,1,D,0,=0100,时，译码器,_,输出,_,。,0,0,0,（,1,）,11110111,(1)片工作，(2)片禁止。若输入D3D2D1D0=0100,39,(2),片工作，,(1),片禁止。若输入,D,3,D,2,D,1,D,0,=1101,时，译码器,_,输出,_,。,1,1,1,（,2,）,11111011,(2)片工作，(1)片禁止。若输入D3D2D1D0=1101,40,二、二十进制译码器,输入端：,4,输出端：,10,二,-,十进制译码器的输入是十进制数的,4,位二进制,编码（,BCD,码），分别用,A,3,、,A,2,、,A,1,、,A,0,表示；输,出的是与,10,个十进制数字相对应的,10,个信号，用,Y,9,Y,0,表示。由于二,-,十进制译码器有,4,根输入线，,10,根输出线，所以又称为,4,线,-10,线译码器,。,二、二十进制译码器输入端：4 输出端：1,41,集成,8421 BCD,码译码器,74LS42,集成8421 BCD码译码器74LS42,42,三、显示译码器,用来驱动各种显示器件，从而将用二进制代,码表示的数字、文字、符号翻译成人们习惯的,形式直观地显示出来的电路，称为,显示译码器,。,数字、文字、符号代码,译码器,显示器,三、显示译码器 用来驱动各种显示器件，从而将用二,43,半导体数码管,显示器件,：,常用的是,七段显示器件,a,b,c,d,e,f,g,半导体数码管显示器件：常用的是七段显示器件abcdefg,44,数字电子技术基础课件阎石主编第五版第四章,45,a,b,c,d,e,f,g,510,Ya,Yb,Yg,a,b,g,510,510,发光二极管,Ya-Yg:,控制信号,高电平时,对应的,LED,亮,低电平时,对应的,LED,灭,abcdefg510YaYbYgabg510510发光,46,a,b,c,d,f,g,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,e,abcdfga b c d e f g1,47,BCD,七段显示译码器,A,3,-A,0,:,输入数据,要设计的七段显示译码器,a,Ya,Yb,Yc,Yd,Ye,Yf,Yg,译 码 器,A,3,A,2,A,1,A,0,b,c,d,e,f,g,BCD七段显示译码器A3-A0: 输入数据要设计的七段显,48,十进制数,A,3,A,2,A,1,A,0,Y,a,Y,b,Y,c,Y,d,Y,e,Y,f,Y,g,显示字形,0,0 0 0 0,1,1 1 1 1,1 0 0,1,0 0 0 1,0,1 1 0 0 0 0 1,2,0 0 1 0,1,1 0 1 1 0 1 2,3,0 0 1 1,1,1 1 1 0 0 1 3,4,0 1 0 0,0,1 1 0 0 1 1 4,5,0 1 0 1,1,0 1 1 0 1 1 5,6 0 1 1 0,0,0 1 1 1 1 1 6,7,0 1 1 1,1,1 1 0 0 0 0 7,8,1 0 0 0,1,1 1 1 1 1 1 8,9,1 0 0 1,1,1 1 0 0 1 1 9,十进制数 A3A2A1A0 Ya Yb Yc Y,49,A,3,A,2,A,1,A,0,00,11,01,00,10,01,11,10,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0,1,Ya,先设计输出,Ya,的逻辑表示式及电路图,A3A2A1A00011010010011110111111,50,七段显示译码器,7448,引脚排列图,灯测试输入,灭零输入,灭灯输入灭零输出,七段显示译码器7448引脚排列图灯测试输入灭零输入灭灯输入,51,图,4.3.18,用,7448,驱动,BS201,的连接方法,图4.3.18 用7448驱动BS201的连接方法,52,RBI,和,RBO,配合使用，可使多位数字显示时的最高位及小数点后最低位的,0,不显示,0 0 0 6 7 . 9 0 0,RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后,53,四、译码器的应用,例,4.3.3,：,试用,3,线,8,线译码器,74HC138,设计一个多输出的组合逻辑电路。输出逻辑函数式为,四、译码器的应用 例4.3.3：试用3线8线译码器74HC,54,解：,化为最小项之和的形式：,解：化为最小项之和的形式：,55,当,S,1,=1,S,2,=,S,3,=0,时,令,A,2,=A,A,1,=B,A,0,=C ,则,当S1=1, S2=S3=0时,令A2=A, A1=B,56,画电路图,画电路图,57,例：,分析下图电路逻辑功能。,例：分析下图电路逻辑功能。,58,解：,解：,59,这是一个全加器电路,这是一个全加器电路,60,4.3.3,数据分配器与数据选择器,定义,：将公共数据线上的信号根据需要送到多个,不同通道上去的逻辑电路。,一、数据分配器,框图：,输入端,:1,个,输出端,:2,n,个,4.3.3 数据分配器与数据选择器定义：将公共数据线上,61,由,74HC138,构成的,1,路,-8,路数据分配器,数据输入端,地址输入端,数据输出端,由74HC138构成的1路-8路数据分配器数据输入端地址输入,62,二、数据选择器,定义,：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路,(,又称,多路开关,).,n,位通道选择信号,数据选择器,D,0,D,1,D,2,D2,n,-1,Y,输入端：,2,n,个,输出端：,1,个,二、数据选择器 定义：根据需要将多路信号中选择一路送到公共数,63,1,、,2,选,1,数据选择器,A F,0,D,0,1,D,1,集成化,D,0,D,1,F,A,1,&,&,D,0,D,1,A,1,F,输入数据,输出数 据,控制信号,1、2选1数据选择器 A F集成化 D0D1F,64,真值表,地址变量,输入数据,由地址码决定从路输入中,选择哪路输出。,2,、,4,选,1,数据选择器,真值表地址变量输入数据由地址码决定从路输入中2、4选1数据,65,A,1,A,0,Y,0 0,D,0,0 1,D,1,1 0,D,2,1 1,D,3,D,0,A,0,D,3,D,2,D,1,A,1,Y,即：,A1 A0 YD0A0D3D2D1A1Y即：,66,型号,:,74HC153,双,4,选,1,数据选择器,集成电路数据选择器,选通控制端,S,为低电平有效，即,S,=0,时芯片被选中，处于工作状态；,S,=1,时芯片被禁止，,Y,0,。,输出,输入,A,1,A,0,Y,1,1,0,0 0 0,0 1 0,1 0 0,1 1 0,D,10,D,11,D,12,D,13,型号:74HC153 双4选1数据选择器集成电,67,集成,8,选,1,数据选择器,74HC151,集成8选1数据选择器74HC151,68,74HC151,的真值表,74HC151的真值表,69,扩展,:,例,4.3.4,用双,4,选,1,数据选择器构成,8,选,1,数据选择器,.,A,2,=0,时，上边一半数据选择器工作，数据,D,0,D,3,选择一路输出；,A,2,=1,时，下边一半数据选择器工作，数据,D,4,D,7,选择一路输出。,扩展:例4.3.4A2=0时，上边一半数据选择器工作，数据D,70,2,片,8,选,1,数据选择器,74LS151,构成,16,选,1,的数据选择器,2片8选1数据选择器74LS151构成16选1的数据选择器,71,用数据选择器设计组合逻辑电路,步骤：,1.,列出所求逻辑函数的真值表，写出其最小项表达式。,2.,根据上述函数包含的变量数，选定数据选择器。,3.,对照比较所求逻辑函数式和数据选择器的输出表达式确定选择器输入变量的表达式或取值。,4.,按照求出的表达式或取值连接电路，画电路连线图。,用数据选择器设计组合逻辑电路步骤：,72,确定数据选择器,确定地址变量,2,1,n,个地址变量的数据选择器，不需要增加门电路，最多可实现,n,1,个变量的函数。,3,个变量，选用,4,选,1,数据选择器。,A,1,=A,、,A,0,=B,逻辑函数,1,选用,74HC153,2,74HC153,有两个地址变量。,确定数据选择器确定地址变量 2 1 n个地址变量的数据,73,求,D,i,3,（,1,）公式法,函数的标准与或表达式,：,4,选,1,数据选择器输出信号的表达式：,比较,L,和,Y,，得：,3,求Di 3 （1）公式法函数的标准与或表达式：4选1数据选,74,画连线图,4,4,画连线图 4 4,75,求,D,i,的方法,（,2,）真值表法,C=1,时,L=1,，故,D,0,=C,L=0,，故,D,2,=0,L=1,，故,D,3,=1,C=0,时,L=1,，故,D,1,=C,求Di的方法（2）真值表法C=1时L=1，故D0=CL=0，,76,求,D,i,的方法,（,3,）图形法,D,0,D,1,D,3,D,2,求Di的方法（3）图形法D0D1D3D2,77,解：,例,4.3.6,对照,74HC151,输出表达式，求,D,i,写出最小项表达式,选用,8,选,1,数据选择器,74HC151,，当,S=0,时， 令,A,2,=A,、,A,1,=B,、,A,0,=C,代入上式得：,解：例4.3.6对照74HC151输出表达式，求Di写出,78,比较,L,和,Y,，得：,画连线图,比较L和Y，得：画连线图,79,另解,:,写出最小项表达式,选用双,4,选,1,数据选择器,74HC153,其中的一半，当,S,1,=0,时，令,A,1,=A,、,A,0,=B,代入上式得：,对照,74HC153,输出表达式，求,D,i,可得：,D,10,C D,11,C D,12,=C D,13,=C,另解:写出最小项表达式选用双4选1数据选择器74HC15,80,画连线图,画连线图,81,例,4.3.5,（例,4.2.2,交通灯监视电 路）：,解,:,取红,、,黄、绿三盏灯分别用,R,、,A,、,G,表示，,设灯亮为“,1”,，不亮为“,0”,；故障信号为输出变量用,Z,表示，规定正常为“,0”,，不正常为“,1”,。,R A G Z,0 0 0 1,0 0 1 0,0 1 0 0,0 1 1 1,1 0 0 0,1 0 1 1,1 1 0 1,1 1 1 1,列真值表, 写逻辑函数式,例4.3.5（例4.2.2交通灯监视电 路）：解:取红、黄、,82, 选,2,个地址输入端的,4,选,1,数据选择器,(74HC153,）,当,S,1,=0,时，令,A,1,=R,、,A,0,=A,代入上式得：,对照,74HC153,输出表达式，求,D,i,可得：,D,10,G D,11,G D,12,=G D,13,=1, 选2个地址输入端的4选1数据选择器(74HC153）当S,83,画连线图,画连线图,84,例：,分析下图电路逻辑功能。,例：分析下图电路逻辑功能。,85,解,:,S,1,=S,2,=0,74HC153,正常工作，且,A,1,=A,A,0,=B,解:S1=S2=074HC153正常工作，且A1=A,86,这是一个全加器电路,这是一个全加器电路,87,数据分配器和数据选择器一起构成数据分时传送系统,数据分配器和数据选择器一起构成数据分时传送系统,88,4.3.4,加法器,举例：,A,=1101,B,=1001,计算,A+B,1 1 0 1,1 0 0 1,+,0,1,1,0,1,0,0,1,1,4.3.4 加法器举例：A=1101, B=1001,89,加法运算的基本规则,：,（,1,）逢二进一。,（,2,）最低位是两个数最低位的相加，不需考虑进位。,（,3,）其余各位都是三个数相加，包括加数、被加数和低位来的进位。,（,4,）任何位相加都产生两个结果：本位和、向高位的进位。,加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低,90,（,1,）半加器：,半加运算不考虑从低位来的进位,A,-,加数,;,B,-,被加数,;,S,-,本位和,;,Co,-,进位。,真值表,1,位加法器,（1）半加器：半加运算不考虑从低位来的进位A-加数;B-,91,逻辑图,逻辑符号,2,个输入端,2,个输出端,逻辑图逻辑符号2个输入端2个输出端,92,（,2,）全加器：,A-,加数；,B,-,被加数；,C,i,-,-,低位的进位；,S,-,本位和；,Co-,进位。,逻辑状态表见下页,相加过程中，既考虑加数、被加数又考虑低位的进位。,（2）全加器：A-加数；B-被加数；Ci-低位的,93,数字电子技术基础课件阎石主编第五版第四章,94,课本上采用了圈,0,的方法,3,个输入端,2,个输出端,双全加器,74LS183,课本上采用了圈0的方法3个输入端2个输出端双全加器74LS1,95,（,1,）串行进位加法器,如图：用全加器实现,4,位二进制数相加。,低位全加器进位输出,高位全加器进位输入,注意：,CI,0,=0,和,进位,多位加法器,（,2,）超前进位加法器,（1）串行进位加法器如图：用全加器实现4位二进制数相加。低位,96,例,4.3.7,解：,BCD,码,+0011=,余,3,码,设输入,8421,码用变量,DCBA,表示，输出余三码用变量,Y,3,Y,2,Y,1,Y,0,表示。则有,Y,3,Y,2,Y,1,Y,0,DCBA+0011,例4.3.7解：BCD码+0011=余3码设输入8421码用,97,解：,设输入余三码用变量,DCBA,表示，输出,8421,码用变量,Y,3,Y,2,Y,1,Y,0,表示。则有,Y,3,Y,2,Y,1,Y,0,DCBA,+0011,补,DCBA,+1101,用一片,74LS283,将余三码转换成,8421BCD,码。,余,3,码,0011=,BCD,码,解：设输入余三码用变量DCBA表示，输出8421码用变量Y3,98,全减器真值表,A-,被减数；,B,-,减数；,C-,-,低位的借位；,D,-,本位差；,J-,向高位的借位。,全减器真值表A-被减数；,99,4.3.5,数值比较器,定义,：对两数,A,、,B,（可以是一位，也可是多,位）进行大小比较的逻辑电路。比较,的结果有,AB,、,AB,),I,(,AB,),Y,(,A,B,3,A,3,B,2,A,2,B,1,A,1,B,0,A,0,B,0,A,0,=,B,0,A,0,=,B,0,A,0,=,B,0,1 0 0,0 1 0,0 0 1,1 0 0,0 1 0,1 0 0,0 1 0,1 0 0,0 1 0,1 0 0,0 1 0,1 0 0,0 1 0,0 0 1,二、4位数值比较器比 较 输 入级 联,104,集成数值比较器,集成数值比较器,105,例,4.3.8,试用两片,74LS85,组成一个,8,位数值比较器。,例4.3.8 试用两片74LS85组成一个8位数值比较器。,106,数字电子技术基础课件阎石主编第五版第四章,107,4.4,组合逻辑电路中的竞争冒险现象,在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰 信号，使电路产生错误的输出，这种现象称为,竞争冒险,。,一,.,竞争冒险的概念,4.4 组合逻辑电路中的竞争冒险现象,108,原因：主要是门电路的延迟时间产生的。,干扰信号,二,.,产生竞争冒险的原因,原因：主要是门电路的延迟时间产生的。干扰信号 二.产生竞争,109,三,.,检查竞争冒险的方法,只要输出端的逻辑函数在一定条件下能简化成,或,则可出现竞争冒险现象。,三. 检查竞争冒险的方法只要输出端的逻辑函数在一定条件下能,110,当,B=C=1,时，,Y,A+A,存在竞争冒险,当,A=C=0,时,存在竞争冒险,图,(a),图,(b),当B=C=1时，存在竞争冒险当A=C=0时存在竞争冒险图(,111,四,.,消除竞争冒险的方法,接入滤波电容,引入选通脉冲,修改逻辑设计（增加冗余项）,四. 消除竞争冒险的方法接入滤波电容,112,作业,P,210,（1）4.3,（2）4.5,（3）4.9,（4）4.11,（5）4.12,（6）4.18,作业P210 （1）4.3,113,熟练掌握组合逻辑的分析,(,按部就班,),熟练掌握一些简单组合逻辑电路的设计,熟练掌握常用组合逻辑电路的分析和设计方法,(,编码器,译码器,数据选择器,加法器,数值比较器,),熟练掌握组合逻辑的分析(按部就班),114,