ch065康华光数字电子技术第六版课件

单击此处编辑母版标题样式,abcd,单击此处编辑母版文本样式,abvd,第二级,第三级,第四级,第五级,#,6.5,若干典型的时序逻辑集成电路,6.5.1,寄存器和移位寄存器,6.5.2,计数器,6.5 若干典型的时序逻辑集成电路6.5.1 寄存器和移,1,6.5,若干典型的时序逻辑集成电路,1,、 寄存器,6.5.1,寄存器和移位寄存器,寄存器,:,是数字系统中用来存储代码或数据的逻辑部件。它的主要组成部分是触发器。,一个触发器能存储,1,位二进制代码，存储,n,位二进制代码的寄存器需要用,n,个触发器组成。寄存器实际上是若干触发器的集合。,6.5 若干典型的时序逻辑集成电路1、 寄存器6.5.1,2,8,位,CMOS,寄存器,74HC374,脉冲边沿敏感的寄存器,8位CMOS寄存器74HC374脉冲边沿敏感的寄存器,3,8,位,CMOS,寄存器,74HC/HCT374,1,1,1,1,1,1,0,1,1,1,8位CMOS寄存器74HC/HCT3741111110111,4,8,位,CMOS,寄存器,74LV374,高阻,H,H,H,高阻,L,L,H,存入数据，禁止输出,H,H,L,对应内部触发器的状态,L,L,L,存入和读出数据,Q,0,Q,7,D,N,CP,输出,内部触发器,输 入,工作模式,8位CMOS寄存器74LV374高阻HHH高阻LLH存入,5,2,、 移位寄存器,移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。,按移动方式分,单向移位寄存器,双向移位寄存器,左移位寄存器,移位寄存器的逻辑功能分类,移位寄存器的逻辑功能,右移位寄存器,2、 移位寄存器移位寄存器是既能寄存数码，又能在时钟脉冲的作,6,(1),基本移位寄存器,（,a,）电路,串行数据输入端,串行数据输出端,并行数据输出端,(1) 基本移位寄存器（a）电路串行数据输入端串行数据输出端,7,D,3,=,Q,n,2,D,1,=,Q,0,n,D,0,=,D,SI,Q,0,n+1,=,D,SI,Q,1,n+1,=,D,1,=,Q,0,n,Q,2,n+1,=,D,2,=,Q,n,1,Q,3,n+1,=,D,3,=,Q,n,2,写出激励方程：,写出状态方程：,(b).,工作原理,D,2,=,Q,n,1,D,0,D,2,D,1,D,3,D3=Qn2D1=Q0nD0=DSIQ0n+1=DSIQ1n,8,1 0,1 1,0 1,1 0,1 1,0 0,0,0 0,0 0,0 0,FF,0,FF,1,FF,2,FF,3,1CP,后,2CP,后,3CP,后,4CP,后,1,1,0,1,1,Q,0,n+1,=D,SI,Q,1,n+1,=,Q,0,n,Q,2,n+1,=,Q,n,1,Q,3,n+1,=,Q,n,2,1011,1 0 1 1 0,9,D,SI,=11010000,从高位开始输入,经过,4,个,CP,脉冲作用后，从,D,S I,端串行输入的数码就可以从,Q,0,Q,1,Q,2,Q,3,并行,输出。 串入,并出,经过,7,个,CP,脉冲作用后，从,D,S,I,端串行输入的数码就可以从,D,O,端串行输出。,串入,串出,DSI =11010000,从高位开始输入 经过4个C,10,( 2),多功能双向移位寄存器,多功能移位寄存器工作模式简图,（,a,）工作原理,高位移向低位,-,左移,低位移向高位,-,右移,( 2) 多功能双向移位寄存器多功能移位寄存器工作模式简图（,11,实现多种功能双向移位寄存器的一种方案,(,仅以,FF,m,为例,),S,1,S,0,=00,S,1,S,0,=01,高位移,向低位,S,1,S,0,=10,S,1,S,0,=11,并入,不变,低位移,向高位,实现多种功能双向移位寄存器的一种方案(仅以FFm为例)S1S,12,（,b,）典型集成电路,CMOS 4,位双向移位寄存器,74HC/HCT194,（b）典型集成电路,13,74HCT194,的功能表,7,D,3,D,2,D,1,D,0,DI,3,*,DI,2,*,DI,1,*,DI,0,*,H,H,H,6,H,H,L,H,H,5,L,L,L,H,H,4,H,H,H,L,H,3,L,L,H,L,H,2,L,L,H,1,L,L,L,L,L,DI,3,DI,2,DI,1,DI,0,左移,D,SL,右移,D,SR,S,0,S,1,行,并行输入,时钟,CP,串行输入,控制信号,清零,输 出,输 入,74HCT194 的功能表 7D3D2D1D0DI3*DI2,14,例,:,时序脉冲产生器。电路如图所示。画出,Q,0,Q,3,波形，分析逻辑功能。,解：,启动信号为,0: S,1,=1 S,0,=1,同步置数,Q,A,Q,D,=0111,因为,Q,0,Q,3,总有一个为,0,，,S,1,S,0,=01,，则,74194,始终工作在低位向高位移动循环移位的状态。,启动信号为,1,后,: S,1,=0 S,0,=1,低位移向高位状态, Q,3,= D,SR,启动,0 1 1 1,0 1 1 1,CP,Q,0,Q,1,Q,2,Q,3,S,1,S,0,D,SR,74194,A B C D,1,1,CR,例: 时序脉冲产生器。电路如图所示。画出 Q0Q3波形,15,0,1,1,1,1,0,1,1,1,1,0,1,1,1,1,0,0,1,1,1,Q,0,Q,3,Q,2,Q,1,01110Q0Q3Q2Q1,16,(2),计数器的分类,按脉冲输入方式，分为同步和异步计数器,按进位体制，分为二进制、十进制和任意进制计数器,按逻辑功能，分为加法、减法和可逆计数器,概 述,(1),计数器的逻辑功能,计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。,6.5.2,计 数 器,(2) 计数器的分类按脉冲输入方式，分为同步和异步计数器按,17,同步计数器,异步计数器,加计数器,减计数器,可逆计数器,二进制计数器,非二进制计数器,十进制计数器,任意进制计数器,加计数器,减计数器,可逆计数器,二进制计数器,非二进制计数器,十进制计数器,任意进制计数器,同步计数器异步计数器加计数器减计数器可逆计数器二进制计数器非,18,(1),异步二进制计数器,-4,位异步二进制加法计数器,工作原理,1,、 二进制计数器,(1) 异步二进制计数器-4位异步二进制加法计数器工作,19,结论,:,计数器的功能：不仅可以计数也可作为分频器,。,结论: 计数器的功能：不仅可以计数也可作为分频器。,20,如考虑每个触发器都有,1,t,pd,的延时，电路会出现什么问题？,异步计数脉冲的最小周期,T,min,=,n t,pd,。（,n,为位数）,如考虑每个触发器都有1tpd的延时，电路会出现什么问题？异步,21,Q,0,在每个,CP,都翻转一次,Q,1,仅在,Q,0,=1,后的下一个,CP,到来时翻转,FF,0,可采用,T=1,的,T,触发器,FF,1,可采用,T=,Q,0,的,T,触发器,Q,3,仅在,Q,0,=Q,1,=Q,2,=1,后的下一个,CP,到来时翻转,FF,2,可采用,T=,Q,0,Q,1,T,的触发器,Q,2,仅在,Q,0,=Q,1,=1,后的下一个,CP,到来时翻转,FF,3,可采用,T=,Q,0,Q,1,Q,2,T,的触发器,4,位二进制计数器状态表,0,0,0,0,0,16,1,1,1,1,1,15,0,0,1,1,1,14,0,1,0,1,1,13,0,0,0,1,1,12,0,1,1,0,1,11,0,0,1,0,1,10,0,1,0,0,1,9,0,0,0,0,1,8,0,1,1,1,0,7,0,0,1,1,0,6,0,1,0,1,0,5,0,0,0,1,0,4,0,1,1,0,0,3,0,0,1,0,0,2,0,1,0,0,0,1,0,0,0,0,0,0,Q,0,Q,1,Q,2,Q,3,进位输出,电路状态,计数顺序,(2),二进制同步加计数器,Q0在每个CP都翻转一次Q1仅在Q0=1后的下一个CP到来时,22,(a) 4,位二进制同步加计数器逻辑图,-,由,T,触发器构成,(a) 4位二进制同步加计数器逻辑图-由T触发器构成,23,4,位二进制同步加计数器时序图,4位二进制同步加计数器时序图,24,(b) 4,位二进制同步加计数器逻辑图,-,由,D,触发器构成,(b) 4位二进制同步加计数器逻辑图-由D触发器构成,25,(c),计数使能和并行进位,CET,、,CEP,为计数使能，并行进位,TC=Q,3,Q,2,Q,1,Q,0,CET,(c) 计数使能和并行进位CET、 CEP为计数使能，并行进,26,(d),异步清零和同步并行置数,2,选,1,数据选择器,(d) 异步清零和同步并行置数2选1数据选择器,27,(3),时序图,TC,=,CET,Q,3,Q,2,Q,1,Q,0,(3)时序图TC=CETQ3Q2Q1Q0,28,74LVC161,逻辑功能表,输 入,输 出,清零,预置,使能,时钟,预置数据输入,计 数,进位,CEP,CET,CP,D,3,D,2,D,1,D,0,Q,3,Q,2,Q,1,Q,0,TC,L,L,L,L,L,L,H,L,D,3,D,2,D,1,D,0,D,3,D,2,D,1,D,0,*,H,H,L,保,持,*,H,H,L,保,持,*,H,H,H,H,计,数,*,CR,的作用？,PE,的作用？,74LVC161逻辑功能表输 入输 出清零预置使,29,设法跳过,16,9=7,个状态,1,1,CP,例 用,74LVC161,构成九进制加计数器。,CP,Q,3,Q,2,Q,1,Q,0,0,0,0,0,0,1,0,0,0,1,2,0,0,1,0,.,8,1,0,0,0,9,1,0,0,1,15,1,1,1,1,(a),反馈清零法：利用异步置零输入端，在,M,进制计数器的 计数过程中，跳过,M-N,个状态，得到,N,进制计数器的方法。,(4,）应用,1,设法跳过169=7个状态 11CP例 用74LVC16,30,工作波形,状态图,1,1,CP,1,工作波形状态图11CP1,31,1,1,CP,1,CP,Q,3,Q,2,Q,1,Q,0,0,0,0,0,0,1,0,0,0,1,2,0,0,1,0,.,8,1,0,0,0,9,1,0,0,1,15,1,1,1,1,(b),反馈置数法,:,利用同步置数端，在,M,进制计数器的计数过程中，跳过,M-N,个状态，得到,N,进制计数器的方法。,利用同步置数端构成九进制计数器,1 1 CP 1 CPQ3Q2Q1Q00000010001,32,采用后九种状态作为有效状态，用反馈置数法 构成九进制加计数器。,CP,Q,D,Q,C,Q,B,Q,A,0,0,0,0,0,1,0,0,0,1,2,0,0,1,0,.,7,0,1,1,1,8,0,1,1,1,9,1,0,0,0,15,1,1,1,1,1,1,CP,1,1 1 1,Q,3,Q,2,Q,1,Q,0,1 1 0 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 1,1 1 1 0,1 1 1 1,采用后九种状态作为有效状态，用反馈置数法 构成九进制加计数,33,1,2,3,4,5,6,7,8,9,10,波形图：,该计数器的模为,9,。,12345678910波形图：该计数器的模为9。,34,分析下图所示的时序逻辑电路，试画出其状态图和在,CP,脉冲作用下,Q,3,、,Q,2,、,Q,1,、,Q,0,的波形，并指出计数器的模是多少？,M=12,分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲作用下,35,例 用,74VC161,组成,256,进制计数器。,解：,1,片,74161,是,16,进制计数器,256 = 1616,所以,256,进制计数器需,用两片,74161,构成,片与片之间的连接通常有两种方式：,并行进位,(,低位片的进位信号作为高位片的使能信号,),串行进位,(,低位片的进位信号作为高位片的时钟脉冲，,即异步计数方式,),设计思想,例 用74VC161组成256进制计数器。解： 1片7,36,N = 1616=256,+ 0 0 0 1,CP,0000 1111,计数状态,: 0000 0000,1111 1111,并行进位：低位片的进位作为高位片的使能,P294,N = 1616=256 + 0 0 0 1CP00,37,计数状态,: 0000 0000,1111 1111,采用串行进位时，为什么低,TC,要经反相器后作为高位的,CP,？,+ 0 0 0 1,0000 1111,串行进位：低位片的进位作为高位片的时钟,计数状态 : 0000 0000 1111 1111采用串,38,用集成计数器构成任意进制计数器的一般方法,1,）,N,M,的情况 ：,（已有的集成计数器是,M,进制，需组成的是,N,进制计数器 ）,实现的方法：,反馈清零法,反馈置数法,利用清零输入端，使电路计数到某状态时产生清零操作，清除,MN,个状态实现,N,进制计数器。,利用计数器的置数功能，通过给计数器重复置入某个数码的方法减少,(MN),个独立状态，实现,N,进制计数器。,小结,用集成计数器构成任意进制计数器的一般方法1）N M,的情况,（,1,）串行进位方式：,（,2,）并行进位方式：,-,采用多片,M,进制计数器构成。,按芯片连接方式可分为：,构成异步计数器,构成同步计数器,实现的方法：,2）N M 的情况（1）串行进位方式：（2）并行进位方式：,40,应用举例,D,7,0,1,74LS151,D,0,D,1,D,2,D,3,D,4,D,5,D,6,EN,C,B,A,1,1,1,CP,Y,D,7,序列信号发生器,在,CP,的作用下，,Y,端产生00010111循环序列信号,如要求,Y,端产生10110010循环序列信号，如何改变电路的连接？,应用举例 D7 0 1 74LS151 D0 D1 D,41,2.,异步二,-,十进制计数器,将图中电路按以下两种方式连接：,试分析它们的逻辑输出状态。,接计数脉冲信号，将,Q,0,与,相连；,（,1,）,接计数脉冲信号，将,Q,3,与,相连,（,2,）,2. 异步二-十进制计数器将图中电路按以下两种方式连接：试分,42,两种连接方式的状态表,计数顺序,连接方式,1,（,8421,码）,连接方式,2,（,5421,码）,Q,3,Q,2,Q,1,Q,0,Q,0,Q,3,Q,2,Q,1,0,0,0,0,0,0,0,0,0,1,0,0,0,1,0,0,0,1,2,0,0,1,0,0,0,1,0,3,0,0,1,1,0,0,1,1,4,0,1,0,0,0,1,0,0,5,0,1,0,1,1,0,0,0,6,0,1,1,0,1,0,0,1,7,0,1,1,1,1,0,1,0,8,1,0,0,0,1,0,1,1,9,1,0,0,1,1,1,0,0,两种连接方式的状态表计数顺序连接方式1（8421码）连接方式,43,（,1,）工作原理,置初态,Q,3,Q,2,Q,1,Q,0,=0001,，,基本环形计数器,状态图,3.,环形计数器,第一个,CP:Q,3,Q,2,Q,1,Q,0,=0010,，,第二个,CP:Q,3,Q,2,Q,1,Q,0,=0100,，,第三个,CP:Q,3,Q,2,Q,1,Q,0,=1000,，,第四个,CP:Q,3,Q,2,Q,1,Q,0,=0001,，,第五个,CP:Q,3,Q,2,Q,1,Q,0,=0010,，,（1）工作原理置初态Q3Q2Q1Q0=0001， ,44,a,、电路,扭环形计数器,b,、状态表,状态编号,Q,4,Q,3,Q,2,Q,1,Q,0,0,0,0,0,0,0,1,0,0,0,0,1,2,0,0,0,1,1,3,0,0,1,1,1,4,0,1,1,1,1,5,1,1,1,1,1,6,1,1,1,1,0,7,1,1,1,0,0,8,1,1,0,0,0,9,1,0,0,0,0,c,、状态图,置初态,Q,3,Q,2,Q,1,Q,0,=0001,，,a、电路 扭环形计数器b、状态表状态编号Q4Q3Q,45,状态编号,Q,4,Q,3,Q,2,Q,1,Q,0,0,0,0,0,0,0,1,0,0,0,0,1,2,0,0,0,1,1,3,0,0,1,1,1,4,0,1,1,1,1,5,1,1,1,1,1,6,1,1,1,1,0,7,1,1,1,0,0,8,1,1,0,0,0,9,1,0,0,0,0,译码电路简单,且不会出现竞争冒险,状态编号Q4Q3Q2Q1Q00000001000012000,46,