计算机组成原理--第-4-章-存储器系统(修改版)课件

第四章第四章 存存储器系器系统 2024/7/241ppt课件课件第第8版版 2012.09本章学本章学习内容内容存存储器的分器的分类及及主要技主要技术指指标 存存储系系统的的层次次结构构半半导体存体存储器的工作原理器的工作原理存存储器与器与CPUCPU的的连接接辅助存助存储器的工作原理器的工作原理Cache的工作原理的工作原理并行并行存存储系系统2024/7/242pptppt课件课件4.1 4.1 存存储器概述器概述存存储器器：计算机的存算机的存储部件，用于存放程序部件，用于存放程序和数据。和数据。计算机算机发展的重要展的重要问题之一，就是如何之一，就是如何设计容量大、速度快、价格低的存容量大、速度快、价格低的存储器。器。2024/7/243pptppt课件课件4.1.1 4.1.1 存存储器分器分类1 1按与按与CPU的的连接和功能分接和功能分类(1)(1)主存主存储器器 CPU能能够直接直接访问的存的存储器。用于存放器。用于存放当前运行的程序和数据。主存当前运行的程序和数据。主存储器器设在主在主机内部，所以又称内存机内部，所以又称内存储器。器。简称称内存内存或或主存主存。2024/7/244pptppt课件课件(2)(2)辅助存助存储器器为解决主存容量不足而解决主存容量不足而设置的存置的存储器，器，用于存放当前不参加运行的程序和数据。用于存放当前不参加运行的程序和数据。当需要运行程序和数据当需要运行程序和数据时，将它，将它们成批成批调入内存供入内存供CPUCPU使用。使用。CPUCPU不能直接不能直接访问辅助存助存储器。器。辅助存助存储器属于外部器属于外部设备，所以又称，所以又称为外存外存储器，器，简称称外存外存或或辅存存。2024/7/245pptppt课件课件(3)(3)高速高速缓冲存冲存储器（器（CacheCache）Cache是一种介于主存与是一种介于主存与CPU之之间用于解用于解决决CPU与主存与主存间速度匹配速度匹配问题的高速小的高速小容量的存容量的存储器。器。Cache用于存放用于存放CPU立即要运行或立即要运行或刚使用使用过的程序和数据。的程序和数据。2024/7/246pptppt课件课件2 2按存取方式分按存取方式分类(1)(1)随机存取存随机存取存储器器(RAM)(RAM)RAMRAM存存储器中任何器中任何单元的内容均可按其地址随机地元的内容均可按其地址随机地读取或写入，且存取取或写入，且存取时间与与单元的物理位置无关。元的物理位置无关。RAMRAM主要用于主要用于组成主存。成主存。(2)(2)只只读存存储器器(ROM)(ROM)ROMROM存存储器中任何器中任何单元的内容只能随机地元的内容只能随机地读出而不出而不能随便写入和修改。能随便写入和修改。ROMROM可以作可以作为主存的一部分，用于存放不主存的一部分，用于存放不变的程序的程序和数据，与和数据，与RAMRAM分享相同的主存空分享相同的主存空间。ROMROM还可以可以用作其它固定存用作其它固定存储器，如存放微程序的控制存器，如存放微程序的控制存储器、存放字符点器、存放字符点阵图案的字符案的字符发生器等。生器等。2024/7/247pptppt课件课件(3)(3)顺序存取存序存取存储器器(SAM)(SAM)SAMSAM存存储器所存信息的排列、器所存信息的排列、寻址和址和读写操作写操作均是按均是按顺序序进行的，并且存取行的，并且存取时间与信息在存与信息在存储器中的物理位置有关。如磁器中的物理位置有关。如磁带存存储器，信息器，信息通常是以文件或数据通常是以文件或数据块形式按形式按顺序存放，信息序存放，信息在在载体上没有唯一体上没有唯一对应的地址，完全按的地址，完全按顺序存序存放或放或读取。取。(4)(4)直接存取存直接存取存储器（器（DAMDAM）DAMDAM是介于是介于RAMRAM和和SAMSAM之之间的存的存储器。也称半器。也称半顺序存序存储器。典型的器。典型的DAMDAM就是磁就是磁盘。当。当对磁磁盘进行信息存取行信息存取时，先，先进行行寻道，属于随机方式，道，属于随机方式，然后在磁道中然后在磁道中寻找扇区，属于找扇区，属于顺序方式。序方式。2024/7/248pptppt课件课件 3 3按存按存储介介质分分类存存储介介质：具有两个：具有两个稳定物理状定物理状态，可用，可用来来记忆二二进制代制代码的物的物质或物理器件。或物理器件。目前，构成存目前，构成存储器的存器的存储介介质主要是半主要是半导体器件和磁性材料。体器件和磁性材料。(1)(1)磁存磁存储器器 磁存磁存储器就是采用磁性材料制成的存器就是采用磁性材料制成的存储器。器。磁存磁存储器是利用磁性材料的的两个不同剩器是利用磁性材料的的两个不同剩磁状磁状态存放二存放二进制代制代码“0 0”和和“1 1”。早。早期有期有磁芯存磁芯存储器器，现多多为磁表面存磁表面存储器器，如磁如磁盘、磁、磁带等。等。2024/7/249pptppt课件课件磁芯存磁芯存储器器2024/7/2410pptppt课件课件3.5英寸英寸软盘2024/7/2411pptppt课件课件硬硬盘 2024/7/2412pptppt课件课件(2)(2)半半导体存体存储器器半半导体存体存储器是用半器是用半导体器件体器件组成的存成的存储器。器。根据制造工根据制造工艺不同，可分不同，可分为双极型和双极型和MOSMOS型。型。2024/7/2413pptppt课件课件U盘2024/7/2414pptppt课件课件(3)光存光存储器器利用光学原理制成的存利用光学原理制成的存储器，它是通器，它是通过能量高度集中的激光束照在基体表面引能量高度集中的激光束照在基体表面引起物理的或化学的起物理的或化学的变化，化，记忆二二进制信制信息。如光息。如光盘存存储器。器。2024/7/2415pptppt课件课件光光盘和光和光驱2024/7/2416pptppt课件课件(1)(1)易失性存易失性存储器器电源掉源掉电后，信息自后，信息自动丢失。如半失。如半导体体RAMRAM。(2)(2)非易失性存非易失性存储器器电源掉源掉电后，信息仍能后，信息仍能继续保存。如保存。如ROMROM、磁磁盘、光、光盘等。等。4.4.按信息的可保存性分按信息的可保存性分类2024/7/2417pptppt课件课件4.1.2 4.1.2 主存主存储器的器的组成和基本操作成和基本操作2024/7/2418pptppt课件课件 存存储元件元件（存存储元元、存存储位位）能能够存存储一位二一位二进制信息的物理器件。如一个双制信息的物理器件。如一个双稳态半半导体体电路、一个路、一个CMOSCMOS晶体管或一个磁性材晶体管或一个磁性材料的存料的存储元等。存元等。存储元是存元是存储器中最小的存器中最小的存储单位。位。作作为存存储元的条件：元的条件：有两个有两个稳定状定状态。即可以存。即可以存储“0 0”、“1 1”。在外界的激励下，能在外界的激励下，能够进入要求的状入要求的状态。即。即可以写入可以写入“0 0”、“1 1”。能能够识别器件当前的状器件当前的状态。即可以。即可以读出所存出所存的的“0 0”、“1 1”。2024/7/2419pptppt课件课件六管静六管静态RAM基本存基本存储元元电路路 2024/7/2420pptppt课件课件单管管DRAMDRAM基本存基本存储元元电路路 2024/7/2421pptppt课件课件 存存储单元元：由一：由一组存存储元件元件组成，可以同成，可以同时进行行读写。写。存存储体（存体（存储阵列）列）：把大量存把大量存储单元元电路按一定形式排列起来，即构成存路按一定形式排列起来，即构成存储体。存体。存储体一般都排列成体一般都排列成阵列形式，所以又称存列形式，所以又称存储阵列。列。存存储单元的地址元的地址：存：存储体中每个存体中每个存储单元被元被赋予的一个唯一的予的一个唯一的编号。存号。存储单元的地址用于区元的地址用于区别不同的存不同的存储单元。要元。要对某一存某一存储单元元进行存行存取操作，必取操作，必须首先首先给出被出被访问的存的存储单元的地元的地址。址。因因为地址地址是用二是用二进制制进行行编码的，所以又称的，所以又称为地址地址码。2024/7/2422pptppt课件课件存存储单元的元的编址址编址址单位：存位：存储器中可器中可寻址的最小址的最小单位。位。按字按字节编址址：相：相邻的两个的两个单元是两个字元是两个字节。按字按字编址址：相：相邻的两个的两个单元是两个字。元是两个字。例如例如一个一个3232位字位字长的按字的按字节寻址址计算机，一个存算机，一个存储器字中包含四个可器字中包含四个可单独独寻址的字址的字节单元。当需元。当需要要访问一个字，即同一个字，即同时访问4 4个字个字节时，可以按，可以按地址的整数地址的整数边界界进行存取。即每个字的行存取。即每个字的编址中最址中最低低2 2位的二位的二进制数必制数必须是是“0000”，这样可以由地可以由地址的低两位来区分不同的字址的低两位来区分不同的字节。2024/7/2423pptppt课件课件地址地址11100100000032100100765410001110981100151413122024/7/2424pptppt课件课件 地址寄存器地址寄存器：用于存放所要：用于存放所要访问的存的存储单元元的地址。要的地址。要对某一某一单元元进行存取操作，首先行存取操作，首先应通通过地址地址总线将被将被访问单元地址存放到地址寄元地址存放到地址寄存器中。存器中。地址地址译码与与驱动电路路：用于：用于对地址寄存器中地址寄存器中的地址的地址进行行译码，通，通过对应的地址的地址选择线到存到存储阵列中找到所要列中找到所要访问的存的存储单元，并提供元，并提供驱动信号信号驱动其完成指定的存取操作。其完成指定的存取操作。读写写电路路：根据：根据CPUCPU发出的出的读写控制命令，写控制命令，控制控制对存存储单元的元的读写。写。数据寄存器数据寄存器：暂存需要写入或存需要写入或读出的数据。出的数据。数据寄存器是存数据寄存器是存储器与器与计算机其它功能部件算机其它功能部件联系的系的桥梁。梁。2024/7/2425pptppt课件课件 时序控制序控制电路路：用于接收来自：用于接收来自CPUCPU的的读写控制写控制信号，信号，产生存生存储器操作所需的各种器操作所需的各种时序控制信号，序控制信号，控制存控制存储器完成指定的操作。如果存器完成指定的操作。如果存储器采用异器采用异步控制方式，当一个存取操作完成后，步控制方式，当一个存取操作完成后，该控制控制电路路还应给出存出存储器操作完成（器操作完成（MFCMFC）信号。）信号。2024/7/2426pptppt课件课件2.2.主存与主存与CPUCPU的的连接及主存的操作接及主存的操作主存主存储器用于存放器用于存放CPUCPU正在运行的程序和数据。正在运行的程序和数据。主存与主存与CPUCPU之之间通通过总线进行行连接。接。2024/7/2427pptppt课件课件主存的操作主存的操作过程程MARMAR：地址寄存器：地址寄存器 MDRMDR：数据寄存器：数据寄存器CPU读操作（取操作）操作（取操作）地址地址（MAR）ABMEM读命令命令（Read）CBMEMMEM存存储单元内容元内容（M）DBMDRCPU写操作（存操作）写操作（存操作）地址地址（MAR）ABMEM写命令写命令（Write）CBMEMMEM存存储单元元MDBMDR2024/7/2428pptppt课件课件同步控制方式同步控制方式：数据：数据传送在固定的送在固定的时间间隔内完隔内完成，即在一个存取周期内完成。成，即在一个存取周期内完成。异步控制方式异步控制方式：数据：数据传送的送的时间不固定，存不固定，存储器器在完成在完成读/写操作后，需向写操作后，需向CPUCPU回送回送“存存储器功能器功能完成完成”信号（信号（MFCMFC），表示一次数据），表示一次数据传送完成。送完成。目前多数目前多数计算机采用同步方式控制算机采用同步方式控制CPUCPU与主存之与主存之间的数据的数据传送。送。由于异步控制方式允由于异步控制方式允许不同速度的不同速度的设备进行信息行信息交交换，所以多用于，所以多用于CPUCPU与外与外设的数据的数据传送中。送中。CPUCPU与主存之与主存之间的数据的数据传送控制方式送控制方式2024/7/2429pptppt课件课件4.1.3 4.1.3 半半导体存体存储器的主要性能指器的主要性能指标衡量主存的性能指衡量主存的性能指标主要有：主要有：1 1存存储容量容量：存：存储器所能存器所能存储的二的二进制信息制信息总量。量。存存储容量的表示：容量的表示：用存用存储单元数与每个元数与每个单元的位数的乘元的位数的乘积表示。表示。如：如：512k16512k16位，表示主存有位，表示主存有512k512k个个单元，每个元，每个单元元为1616位。位。在以字在以字节为编址址单位的机器中，常用字位的机器中，常用字节表示表示存存储容量，例如容量，例如4MB4MB、16MB16MB分分别表示主存可容表示主存可容纳4 4兆个字兆个字节(MB)(MB)信息和信息和1616兆个字兆个字节信息。信息。2024/7/2430pptppt课件课件容量与存容量与存储器地址器地址线的关系的关系1K1K2 21010 需要需要1010根地址根地址线1M1M2 220 20 需要需要2020根地址根地址线256M256M2 228 28 需要需要2828根地址根地址线2G2G2 231 31 需要需要3131根地址根地址线2024/7/2431pptppt课件课件2 2速度速度由于主存的速度慢于由于主存的速度慢于CPUCPU速度，所以主存速度直接速度，所以主存速度直接影响着影响着CPUCPU执行指令的速度。因此，速度是主存的行指令的速度。因此，速度是主存的一一项重要技重要技术指指标。访问时间（取数取数时间 t tA A）从启从启动一次存一次存储器存取操作到完成器存取操作到完成该操作所需的操作所需的全部全部时间。即从存即从存储器接到器接到CPUCPU发出的出的读/写命令和地址信号写命令和地址信号到数据到数据读入入MDR/MDR/从从MDRMDR写入写入MEMMEM所需的所需的时间。读出出时间：从存：从存储器接到有效地址开始到器接到有效地址开始到产生有生有效效输出所需的出所需的时间。写入写入时间：从存：从存储器接到有效地址开始到数据写器接到有效地址开始到数据写入被入被选中中单元元为止所需的止所需的时间。2024/7/2432pptppt课件课件与与t tA A相关的参数：相关的参数：t tCACA：指从加：指从加载到存到存储器芯片上的（器芯片上的（）引脚上的）引脚上的选片信号有效开始，直到片信号有效开始，直到读取的数据或指令在存取的数据或指令在存储器芯片的数据引脚上可以使用器芯片的数据引脚上可以使用为止的止的时间间隔。隔。t tOEOE：指从：指从读（OEOE）信号有效开始，直到）信号有效开始，直到读取的数取的数据或指令在存据或指令在存储器芯片的数据引脚上可以使用器芯片的数据引脚上可以使用为止的止的时间间隔。隔。2024/7/2433pptppt课件课件 存取周期存取周期（存（存储周期、周期、读写周期写周期 T TM M）对存存储器器连续进行两次存取操作所需要的最小行两次存取操作所需要的最小时间间隔。隔。由于存由于存储器器进行一次存取操作后，需有一定的行一次存取操作后，需有一定的恢复恢复时间，所以存，所以存储周期周期T TM M大于大于访问时间t tA A。半半导体存体存储器的存取周期器的存取周期t tM M T TM Mt tA A一定的恢复一定的恢复时间MOSMOS型存型存储器的器的T TM M约100ns100ns双极型双极型TTLTTL存存储器的器的T TM M约10ns 10ns 2024/7/2434pptppt课件课件带宽是指存是指存储器器单位位时间内所存取的二内所存取的二进制信制信息的位数。息的位数。带宽也称也称存存储器数据器数据传输率率、频宽 B Bm m带宽等于存等于存储器器总线宽度除以存取周期。度除以存取周期。W W：存：存储器器总线的的宽度，度，对于于单体存体存储器，器，W W就就是数据是数据总线的根数。的根数。带宽的的单位：兆字位：兆字节/秒秒3.3.带宽2024/7/2435pptppt课件课件提高存提高存储器速度的途径器速度的途径 采用高速器件采用高速器件 减少存取周期减少存取周期T TM M，如引入，如引入CacheCache。提高提高总线宽度度 W W，如采用多体交叉存，如采用多体交叉存储方式。方式。采用双端口存采用双端口存储器。器。加加长存存储器字器字长。2024/7/2436pptppt课件课件4 4价格价格存存储器的价格常用每位的价格来衡量。器的价格常用每位的价格来衡量。设存存储器容量器容量为S S位，位，总价格价格为C C总，每位价，每位价格格为c c c cC C总/S/SC C总不不仅包含存包含存储器器组件本身的价格，也包括件本身的价格，也包括为该存存储器操作服器操作服务的外的外围电路的价格。路的价格。存存储器的器的总价格与存价格与存储容量成正比，与存容量成正比，与存储周期成反比。周期成反比。2024/7/2437pptppt课件课件4.4.可靠性可靠性存存储器的刷新可能会影响可靠性。器的刷新可能会影响可靠性。存存储器可靠性的衡量指器可靠性的衡量指标主存的平主存的平均无故障均无故障时间MTBFMTBF。MTBFMTBF越越长，可靠性越高。，可靠性越高。除上述几个指除上述几个指标外，功耗也是影响存外，功耗也是影响存储器性能的因素之一。器性能的因素之一。2024/7/2438pptppt课件课件容量、速度、价格三个指容量、速度、价格三个指标是相互矛盾、是相互矛盾、相互制相互制约的。高速的存的。高速的存储器往往价格也高，器往往价格也高，因而容量也不可能很大。因而容量也不可能很大。为了了较好地解决存好地解决存储器容量、速度与价格器容量、速度与价格之之间的矛盾，在的矛盾，在现代代计算机系算机系统中，通常中，通常都是通都是通过辅助助软、硬件，将不同容量、不、硬件，将不同容量、不同速度、不同价格的多种同速度、不同价格的多种类型的存型的存储器器组织成成统一的整体。即构成存一的整体。即构成存储器系器系统的多的多级层次次结构。构。4.1.4 4.1.4 存存储器系器系统的的层次次结构构2024/7/2439pptppt课件课件存存储器器层次次结构构辅助助软硬件硬件辅助硬件助硬件2024/7/2440pptppt课件课件按按层次次结构自上而下构自上而下 访问时间逐逐渐增增长寄存器的寄存器的访问时间是几个是几个纳秒秒高速高速缓存的存的访问时间是寄存器是寄存器访问时间的几倍的几倍主存主存储器的器的访问时间是几十个是几十个纳秒秒磁磁盘的的访问时间最少最少10ms10ms以上以上磁磁带和光和光盘的的访问时间以秒来以秒来计量。量。2024/7/2441pptppt课件课件 存存储容量逐容量逐渐增大增大寄存器寄存器约几十到几百字几十到几百字节CacheCache约几百到几几百到几M M字字节主存在几十主存在几十MBMB到几到几GBGB之之间磁磁盘的容量的容量为几十几十GBGB到几到几TBTB磁磁带和光和光盘一般脱机存放，其容量只受限于用一般脱机存放，其容量只受限于用户的的预算算2024/7/2442pptppt课件课件 存存储器每位的价格逐器每位的价格逐渐降低降低例如例如主存的价格主存的价格约每兆字每兆字节几角几角磁磁盘的价格是每兆字的价格是每兆字节几分或更低几分或更低磁磁带的价格是每的价格是每G G字字节几元或更低几元或更低2024/7/2443pptppt课件课件Cache Cache 主存主存层次次主要解决速度主要解决速度问题通通过辅助硬件，把主存和助硬件，把主存和CacheCache构成构成统一整一整体，使它具有接近体，使它具有接近CacheCache的速度、主存的容的速度、主存的容量和接近于主存的平均价格。量和接近于主存的平均价格。主存主存 辅存存层次次主要解决容量主要解决容量问题大量的信息存放在大容量的大量的信息存放在大容量的辅助存助存储器中，器中，当需要使用当需要使用这些信息些信息时，借助，借助辅助助软、硬件，、硬件，自自动地以地以页或段或段为单位成批位成批调入主存中。入主存中。2024/7/2444pptppt课件课件4.2 4.2 半半导体存体存储器器4.2.1 4.2.1 半半导体存体存储器的分器的分类2024/7/2445pptppt课件课件4.2.2 4.2.2 随机存取存随机存取存储器的器的结构及工作原理构及工作原理 1.1.半半导体存体存储器芯片器芯片结构构及及实例例存存储器器组件件把存把存储体及其外体及其外围电路（包括地址路（包括地址译码与与驱动电路、路、读写放大写放大电路及路及时序控制序控制电路等路等)）集）集成在一成在一块硅片上，称硅片上，称为存存储器器组件件。存存储器芯片器芯片存存储器器组件件经过各种形式的封装后，通各种形式的封装后，通过引脚引脚引出地址引出地址线、数据、数据线、控制、控制线及及电源与地源与地线等，等，制成存制成存储器芯片。器芯片。2024/7/2446pptppt课件课件存存储器芯片器芯片2024/7/2447pptppt课件课件存存储器芯片一般做成双列直插形式，有若干引器芯片一般做成双列直插形式，有若干引脚引出地址脚引出地址线、数据、数据线、控制、控制线及及电源与地源与地线等。等。半半导体存体存储器芯片一般有两种器芯片一般有两种结构：字片式构：字片式结构和位片式构和位片式结构。构。An10Dm10R/WCS电源源地地线2024/7/2448pptppt课件课件1)1)字片式字片式结构的存构的存储器芯片器芯片2024/7/2449pptppt课件课件单译码方式方式（一（一维译码）：）：访存地址存地址仅进行一个方向行一个方向译码的方式。的方式。每个存每个存储单元元电路接出一根字路接出一根字线和两根位和两根位线。存存储阵列的每一行列的每一行组成一个存成一个存储单元，存放一元，存放一个个8 8位的二位的二进制字。制字。一行中所有一行中所有单元元电路的字路的字线联在一起，接到地在一起，接到地址址译码器的器的对应输出端。出端。6 6位位访存地址存地址经地址地址译码器器译码选中某一中某一输出出端有效端有效时，与，与该输出端相出端相联的一行中的每个的一行中的每个单元元电路同路同时进行行读写操作，写操作，实现一个字的同一个字的同时读/写。写。2024/7/2450pptppt课件课件6464字字88位的存位的存储体中共有体中共有6464个字，每个字个字，每个字为8 8位，排成位，排成648648的的阵列。列。存存储芯片共需芯片共需6 6根地址根地址线，8 8根数据根数据线，一次可，一次可读出一个字出一个字节。存存储体中所有存体中所有存储单元的相同位元的相同位组成一列，一成一列，一列中所有列中所有单元元电路的两根位路的两根位线分分别连在一起，在一起，并使用一个并使用一个读/写放大写放大电路。路。读/写放大写放大电路与路与双向数据双向数据线相相连。2024/7/2451pptppt课件课件读/写控制写控制线 R/WR/W ：控制存：控制存储芯片的芯片的读/写操作。写操作。片片选控制控制线 CSCS：CS CS 为低低电平平时，选中芯片工作；中芯片工作；CS CS 为高高电平平时，芯片不被，芯片不被选中。中。操作操作00写写01读1未未选中中2024/7/2452pptppt课件课件字片式字片式结构存构存储器芯片，由于采用器芯片，由于采用单译码方案，方案，有多少个存有多少个存储字，就有多少个字，就有多少个译码驱动电路，路，所需所需译码驱动电路多。路多。双双译码方式方式（二二维译码）：采用行列）：采用行列译码的方式，的方式，位于位于选中的行和列的交叉中的行和列的交叉处的存的存储单元被唯一元被唯一选中。中。采用双采用双译码方式的存方式的存储芯片即位片式芯片即位片式结构存构存储器器芯片。芯片。2024/7/2453pptppt课件课件2)2)位片式位片式结构的存构的存储器芯片器芯片2024/7/2454pptppt课件课件4K14K1位的位的位片式存位片式存储器芯片中有器芯片中有40964096个存个存储单元元电路，排列成路，排列成64646464的的阵列。列。40964096个个单元需元需1212位地址。将位地址。将1212位地址分位地址分为6 6位行位行地址和地址和6 6位列地址。位列地址。对于于给定的定的访存地址，存地址，经行、列行、列译码后，后，选中中一根行地址一根行地址选择线和列地址和列地址选择线有效。有效。行地址行地址选择线选中一行中的中一行中的6464个存个存储电路路进行行读写操作。写操作。列地址列地址选择线用于用于选择6464个多路个多路转接开关，控接开关，控制各列是否能与制各列是否能与读/写写电路的接通。路的接通。每个多路每个多路转接开关由两个接开关由两个MOSMOS管管组成，控制一列成，控制一列中的中的6464个存个存储电路的位路的位线与与读/写写电路的接通。路的接通。2024/7/2455pptppt课件课件当当选中存中存储芯片工作芯片工作时，首先，首先给定定访存地址，存地址，并并给出片出片选信号信号 CS CS 和和读写信号写信号 R/W 6R/W 6行列地行列地址，被址，被选的行、列的行、列选择线的交叉的交叉处的存的存储电路路被唯一地被唯一地选中，中，读出或写入一位二出或写入一位二进制信息。制信息。采用双采用双译码方案，方案，对于于40964096个字只需个字只需128128个个译码驱动电路。而若采用路。而若采用单译码方案，方案，40964096个字个字将需将需40964096个个译码驱动电路。路。2024/7/2456pptppt课件课件3 3）Intel 2114Intel 2114芯片芯片Intel 2114 Intel 2114 是是1K41K4位的静位的静态MOSMOS存存储器芯片。器芯片。采用采用N NMOSMOS工工艺制作，双列直插式封装。共制作，双列直插式封装。共1818个个引脚。引脚。A A9 9A A0 0：1010根地址根地址线，用于，用于寻址址10241024个存个存储单元元I/OI/O4 4I/OI/O1 1：4 4根双向数据根双向数据线CS CS：片：片选信号信号线WE WE：读/写控制写控制线+5V+5V：5V5V电源源线GNDGND：地：地线2024/7/2457pptppt课件课件三三态门X0X63Y0Y152024/7/2458pptppt课件课件21142114芯片由存芯片由存储体、地址体、地址缓冲器、地址冲器、地址译码器、器、读/写控制写控制电路及三路及三态输入入输出出缓冲器冲器组成。成。存存储体中共有体中共有40964096个六管存个六管存储单元元电路，排列路，排列成成64646464阵列。列。地址地址译码采用二采用二维译码结构，构，1010位地址位地址码分成分成两两组，A A8 8A A3 3作作为6 6位行地址，位行地址，经行地址行地址译码器器驱动6464根行根行选择线。A A2 2A A0 0及及A A9 9作作为4 4位列地址，位列地址，经列地址列地址译码器器驱动1616根列根列选择线，每根列，每根列选择线同同时选中中6464列中的列中的4 4列，控制列，控制4 4个个转接接电路，路，控制被控制被选中的中的4 4列存列存储电路的位路的位线与与I/OI/O电路的路的接通。被接通。被选的行的行选择线与列与列选择线的交叉的交叉处的的4 4个存个存储电路，就是所要路，就是所要访问的存的存储字。字。4 4个存个存储电路路对应一个字的一个字的4 4位。位。2024/7/2459pptppt课件课件在存在存储体内部的体内部的阵列列结构中，存构中，存储器的器的读/写操写操作由片作由片选信号信号 CS CS 与与读/写控制信号写控制信号 WE WE 控制。控制。CS CS 为高高电平平时，输入与入与输出的三出的三态门均关均关闭，不能与外部的数据不能与外部的数据总线交交换信息。信息。CS CS 为低低电平平时，芯片被，芯片被选中工作，中工作，若若 WE WE 为低低电平，平，则打开打开4 4个个输入三入三态门，数据，数据总线上的信息被写入被上的信息被写入被选的存的存储单元；元；若若 WE WE 为高高电平，打开平，打开4 4个个输出三出三态门，从被，从被选的存的存储单元中元中读出信息并送到数据出信息并送到数据总线上。上。2024/7/2460pptppt课件课件4 4)TMS4116 TMS4116芯片芯片TMS4116TMS4116是由是由单管管动态MOSMOS存存储单元元电路构成的路构成的动态RAMRAM芯片。芯片。容量容量为16k116k1位。位。16k16k的存的存储器器应有有1414根地址根地址线，为了了节省引脚，省引脚，该芯片只使用芯片只使用7 7根地址根地址线A A6 6A A0 0，采用，采用分分时复用复用技技术，分两次把，分两次把1414位地址送入芯片。位地址送入芯片。行地址行地址选通信号通信号 RAS RAS：用于将低：用于将低7 7位地址位地址A A6 6A A0 0打入行地址打入行地址缓冲器冲器锁存。存。列地址列地址选通信号通信号 CAS CAS：用于将高：用于将高7 7位地址位地址A A1313A A7 7，打入列地址，打入列地址缓冲器冲器锁存。存。2024/7/2461pptppt课件课件 TMS4116 TMS4116的外部引脚的外部引脚2024/7/2462pptppt课件课件 TMS4116 TMS4116的内部的内部逻辑结构构2024/7/2463pptppt课件课件16k116k1位共位共1638416384个个单管管MOSMOS存存储单元元电路，排路，排列成列成128128128128的的阵列，并将其分列，并将其分为两两组，每，每组为6464行行128128列。列。每根行每根行选择线控制控制128128个存个存储电路的字路的字线。列。列选择线控制控制读出再生放大器与出再生放大器与I/OI/O缓冲器的接冲器的接通，控制数据的通，控制数据的读出或写入。出或写入。每一根列每一根列选择线控制一个控制一个读出再生放大器，出再生放大器，128128列共有列共有128128个个读生再生放大器，一列中的生再生放大器，一列中的128128个存个存储电路分路分为两两组，每，每6464个存个存储电路路为一一组，两，两组存存储电路的位路的位线分分别接入接入读出再生出再生放大器的两端。放大器的两端。2024/7/2464pptppt课件课件TMS4116TMS4116的存的存储阵列列结构构 2024/7/2465pptppt课件课件行地址行地址经行地址行地址译码选中某一根行中某一根行线有效，接有效，接通此行上的通此行上的128128个存个存储电路中的路中的MOSMOS管，使管，使电容容所存信息分所存信息分别送到送到128128个个读出再生放大器放大。出再生放大器放大。同同时，经放大后的信息又回送到原放大后的信息又回送到原电路路进行重行重写，使信息再生。写，使信息再生。列地址列地址经列地址列地址译码选中某根列中某根列线有效，接通有效，接通相相应的列控制的列控制门，将，将该列上列上读出放大器出放大器输出的出的信息送入信息送入I/OI/O缓冲器，冲器，经数据数据输出寄存器通出寄存器通过数数据据输出引脚出引脚D DOUTOUT输出到系出到系统数据数据总线上。上。TMS4116TMS4116的的读出出2024/7/2466pptppt课件课件TMS4116TMS4116的写入的写入首先将要写入的信息通首先将要写入的信息通过数据数据输入引脚入引脚D DININ经由由数据数据输入寄存器、入寄存器、I/OI/O缓冲器送入被冲器送入被选列的列的读出出再生放大器中，然后再写入行、列同再生放大器中，然后再写入行、列同时被被选中中的存的存储单元。元。为写允写允许控制控制线 为高高电平，平，读出；出；为低低电平，写入。平，写入。TMS4116TMS4116芯片没有芯片没有专门设置置选片信号，一般用片信号，一般用 信号兼做信号兼做选片控制信号。片控制信号。只有当只有当 有效（低有效（低电平）平）时，芯片才工作。，芯片才工作。2024/7/2467pptppt课件课件TMS4116TMS4116的刷新的刷新当某个存当某个存储单元被元被选中中进行行读/写操作写操作时，该单元所在行的其余元所在行的其余127127个存个存储电路也将路也将自自动进行一次行一次读出再生操作，即完成一出再生操作，即完成一次刷新操作。次刷新操作。TMS4116TMS4116的刷新是按行的刷新是按行进行的，每次只加行的，每次只加行地址，不加列地址，即可行地址，不加列地址，即可实现被被选行行上的所有存上的所有存储电路的刷新。即一次可以路的刷新。即一次可以刷新刷新128128个存个存储单元元电路。路。2024/7/2468pptppt课件课件TMSTMS41164116芯片的芯片的读、写周期、写周期时序序在在读周期中，行地址必周期中，行地址必须在在RASRAS有效前有有效前有效，列地址必效，列地址必须在在CASCAS有效前有效，并且有效前有效，并且在在CASCAS到来之前，到来之前，WEWE必必须为高高电平，并保平，并保持到持到CASCAS结束之后。束之后。在写周期中，当在写周期中，当WEWE有效之后，所加的有效之后，所加的D DININ信号必信号必须保持到保持到CASCAS变为低低电平之后，平之后，RASRAS、CASCAS和和WEWE全部有效全部有效时，将，将D DININ数据写数据写入被入被选的存的存储单元。元。2024/7/2469pptppt课件课件读周期（列周期（列选通下降沿触通下降沿触发）2024/7/2470pptppt课件课件写周期（列写周期（列选通下降沿触通下降沿触发）2024/7/2471pptppt课件课件5)5)动态存存储器的刷新方式器的刷新方式 因因为电容容电荷的泄放会引起信息的荷的泄放会引起信息的丢失，所以失，所以动态MOSMOS存存储器每隔一定器每隔一定时间需需进行一次刷新操行一次刷新操作。作。刷新的刷新的间隔隔时间主要由主要由电容容电荷泄放速度决定。荷泄放速度决定。刷新最大周期刷新最大周期（刷新最大（刷新最大间隔）隔）设存存储电容容为C C，其两端，其两端电压为u u，电荷荷Q QC Cu u，则泄漏泄漏电流流 I I 为：2024/7/2472pptppt课件课件所以泄漏所以泄漏时间为u u：电容两端的容两端的电压变化化I I：泄露：泄露电流流C C：存：存储电容容例如例如设某某动态MOSMOS元件的元件的 C C0.2pf0.2pf，当当I I0.1nA0.1nA，电压变化化u u1V1V时，信息将，信息将丢失。失。则泄漏泄漏时间t t为：说明明该动态MOSMOS元件每隔元件每隔2ms2ms必必须刷新一次，刷新一次，t t就是刷新最大周期（刷新最大就是刷新最大周期（刷新最大间隔）。隔）。2024/7/2473pptppt课件课件动态存存储器芯片的刷新均是器芯片的刷新均是按行刷新按行刷新。例如，例如，对于于16K16K的的41164116芯片，存芯片，存储体排成体排成128128128128阵列。刷新列。刷新时，共需要刷新，共需要刷新128128行。每行。每次由刷新地址次由刷新地址计数器数器给出刷新的行地址，每刷新出刷新的行地址，每刷新一行，刷新地址一行，刷新地址计数器加数器加1 1。2024/7/2474pptppt课件课件 动态存存储器的刷新方式器的刷新方式当主存需要刷新当主存需要刷新时，CPUCPU不能不能访存，所以要尽可能存，所以要尽可能让刷新刷新时间少占用少占用CPUCPU时间。A.A.集中式刷新集中式刷新按照存按照存储器芯片容量的大小集中安排刷新操作的器芯片容量的大小集中安排刷新操作的时间段，在此段，在此时间段内段内对芯片内所有的存芯片内所有的存储单元元电路路执行刷新操作。行刷新操作。CPUCPU的的“死区死区”在刷新操作期在刷新操作期间，禁止，禁止CPUCPU对存存储器器进行正常行正常读/写的写的访问操作，称操作，称这段段时间为CPUCPU的的“死区死区”。2024/7/2475pptppt课件课件例如，例如，设16k116k1位芯片的存位芯片的存储矩矩阵为128128128128。存存储器的刷新最大周期器的刷新最大周期为2ms2ms，存，存储器的存取器的存取周期周期为500ns500ns，一次刷新操作可同，一次刷新操作可同时刷新刷新128128个个存存储单元元电路。路。因因为存存储矩矩阵为128128128128，所以，所以对芯片内的所芯片内的所有存有存储单元元电路全部刷新一遍需要路全部刷新一遍需要128128个存取个存取周期。因此在周期。因此在2ms2ms内，必内，必须留出留出128128个周期个周期专用用于刷新。于刷新。因因为存存储器的存取周期器的存取周期为500ns500ns，所以在，所以在2ms2ms内内需要有需要有5001285001286464s s专门用于刷新操作，其用于刷新操作，其余余19361936s s可用于正常的存可用于正常的存储器器读写操作。写操作。2024/7/2476pptppt课件课件集中式刷新的集中式刷新的优点点系系统的存取周期不受刷新工作的影响，的存取周期不受刷新工作的影响，读写操写操作和刷新工作在最大刷新周期内分开作和刷新工作在最大刷新周期内分开进行，控行，控制制简单。集中式刷新的缺点集中式刷新的缺点在在“死区死区”内内CPUCPU必必须停止停止访存操作，存操作，CPUCPU利用利用率低。率低。2024/7/2477pptppt课件课件B.B.分散式刷新分散式刷新定定义系系统对存存储器的存取周期是存器的存取周期是存储器本身的器本身的存取周期的两倍。再把系存取周期的两倍。再把系统的存取周期平均分的存取周期平均分为两个操作两个操作阶段，前一个段，前一个阶段用于段用于对存存储器的器的正常正常访问，后一个，后一个阶段用于刷新操作，每次刷段用于刷新操作，每次刷新一行。新一行。分散式刷新的分散式刷新的优点：没有点：没有“死区死区”，每一系，每一系统周期都可周期都可进行行读/写操作。写操作。分散式刷新的缺点：没有充分利用所允分散式刷新的缺点：没有充分利用所允许的最的最大刷新大刷新间隔隔(2ms)(2ms)，且刷新，且刷新过于于频繁，人繁，人为降降低了存低了存储器的速度。器的速度。2024/7/2478pptppt课件课件以以128128128128阵列、存取周期列、存取周期为500ns500ns的存的存储器器芯片芯片为例。采用分散式刷新例。采用分散式刷新时，系，系统总线周期周期为存取周期的两倍，即存取周期的两倍，即1 1s s。这样每隔每隔128128s s就就可以将存可以将存储器全部刷新一遍。器全部刷新一遍。2024/7/2479pptppt课件课件C.C.异步式刷新异步式刷新异步式刷新是前两种刷新方式的折衷。其思想是异步式刷新是前两种刷新方式的折衷。其思想是充分利用最大刷新充分利用最大刷新间隔，每隔一段隔，每隔一段时间刷新一行。刷新一行。以以128128128128阵列、存取周期列、存取周期为500ns500ns，刷新最大周，刷新最大周期期为2ms2ms的存的存储器芯片器芯片为例。例。因因为要求在要求在2ms2ms内将所有内将所有128128行都刷新一遍，所以行都刷新一遍，所以只要每隔只要每隔2ms/1282ms/12815.615.6s s的的时间刷新一行即可。刷新一行即可。取两次刷新的取两次刷新的间隔隔时间为周期的整数，可使存周期的整数，可使存储器每隔器每隔15.515.5s s执行刷新操作一次，一次刷新一行。行刷新操作一次，一次刷新一行。这样在在15.515.5s s中，前中，前1515s s即即3030个存取周期用于个存取周期用于读/写操作，后写操作，后0.50.5s s用于刷新。用于刷新。2024/7/2480pptppt课件课件异步式刷新既充分利用了异步式刷新既充分利用了2ms2ms的最大刷新的最大刷新间隔，隔，保持了存保持了存储系系统的高速性，又大大的高速性，又大大缩短了主机的短了主机的“死区死区”，所以是一种最常用的刷新方式。，所以是一种最常用的刷新方式。2024/7/2481pptppt课件课件D.D.透明式刷新透明式刷新利用利用CPUCPU不不访存操作存操作时主存的空主存的空闲时间进行刷新。行刷新。透明式刷新方式的透明式刷新方式的优点：完全消除了点：完全消除了“死区死区”。透明式刷新方式的缺点：透明式刷新方式的缺点：较难控制何控制何时能能够进行刷新，刷新控制行刷新，刷新控制电路极其复路极其复杂。2024/7/2482pptppt课件课件4.2.4 4.2.4 半半导体存体存储器的器的组成成由于一由于一块存存储器芯片的容量器芯片的容量总是有限的，因此是有限的，因此一个存一个存储器器总是由一定数量的存是由一定数量的存储器芯片构成。器芯片构成。要要组成一个主存成一个主存储器，需要考器，需要考虑的的问题：如何如何选择芯片芯片根据存取速度、存根据存取速度、存储容量、容量、电源源 电压、功耗、功耗及成本等方面的要求及成本等方面的要求进行芯片的行芯片的选择。所需的芯片数量：所需的芯片数量：2024/7/2483pptppt课件课件例：用例：用21142114芯片芯片组成成32K832K8位的存位的存储器，所需器，所需21142114芯片数芯片数为：如何把如何把许多芯片多芯片连接起来。接起来。要考要考虑地址、数据地址、数据和和控制信号控制信号线的的连接。接。通常存通常存储器芯片在器芯片在单元数和位数方面都与元数和位数方面都与实际存存储器要求有很大差距，所以需要在字方向和器要求有很大差距，所以需要在字方向和位方向两个方面位方向两个方面进行行扩展。展。2024/7/2484pptppt课件课件1 1位位扩展展当芯片的当芯片的单元数元数满足存足存储器器单元数的要求，但元数的要求，但单元中的位数不元中的位数不满足要求足要求时，需要，需要进行位行位扩展。展。位位扩展展：只只进行位数行位数扩展（加大字展（加大字长）。）。采用采用位位扩展展时，芯片的芯片的单元数（字数）与存元数（字数）与存储器器的的单元数是一致的。元数是一致的。位位扩展的展的连接方式接方式：将所有存将所有存储器芯片的地址器芯片的地址线、片、片选信号信号线和和读/写控制写控制线均均对应的并接在一起，的并接在一起，连接到地址和控接到地址和控制制总线的的对应位上。位上。将各芯片的数据将各芯片的数据线单独列出，分独列出，分别接到数据接到数据总线的的对应位。位。2024/7/2485pptppt课件课件例：用例：用21142114存存储器芯片构成器芯片构成1K81K8位的存位的存储器。器。21142114为1K41K4位的芯片，位的芯片，现存存储器要求容量器要求容量为1K81K8位，位，单元数元数满足，位数不足，位数不满足，需要足，需要1K8/1K41K8/1K42 2片片 21142114来构成存来构成存储器。器。1K81K8位的存位的存储器共需器共需8 8根数据根数据线D D7 7D D0 0，两片，两片21142114各自的各自的4 4根数据根数据线分分别用于用于连接接D D7 7D D4 4和和D D3 3D D0 0。21142114本身具有本身具有1010根地址根地址线，称，称为片内地址片内地址线，与存，与存储器要求的器要求的1010根地址根地址线一致，所以只要将他一致，所以只要将他们并接并接起来即可。起来即可。电路中路中CPUCPU的的读/写控制写控制线（R/WR/W）与）与21142114的的 WE WE 信信号并接。号并接。MREQ MREQ 为CPUCPU的的访存存请求信号，作求信号，作为21142114的的片片选信号信号连接到接到 CS CS 上。上。2024/7/2486pptppt课件课件存存储器位器位扩展展举例例 2024/7/2487pptppt课件课件2 2字字扩展展当芯片当芯片单元中的的位数元中的的位数满足存足存储器位数的要求，器位数的要求，但芯片的但芯片的单元数不元数不满足存足存储器器单元数要求元数要求时，需，需要要进行字行字扩展。展。字字扩展展：仅是是单元数（字数）元数（字数）扩展，而位数不展，而位数不变。采用采用字字扩展展时，芯片芯片单元中的位数与存元中的位数与存储器的数器的数据位数是一致的。据位数是一致的。2024/7/2488pptppt课件课件字字扩展的展的连接方式接方式：将所有芯片的地址将所有芯片的地址线、数据、数据线、读/写控制写控制线均均对应地并接在一起，地并接在一起，连接到地址、数据、控制接到地址、数据、控制总线的的对应位上。位上。由片由片选信号区分被信号区分被选芯片。芯片。片片选信号信号：通常由高位地址：通常由高位地址经译码进行控制。行控制。高位地址高位地址：存：存储器器总地址减去芯片内部地址减去芯片内部寻址的地址址的地址得到的地址。得到的地址。2024/7/2489pptppt课件课件例：用例：用16K816K8位的存位的存储器芯片构成器芯片构成64K864K8位的存位的存储器。器。16K816K8位的芯片，可以位的芯片，可以满足足64K864K8位的存位的存储器数器数据位的要求，但不据位的要求，但不满足足单元数的要求。需要元数的要求。需要4 4片片16K816K8位的芯片采用字位的芯片采用字扩充方式来构成存充方式来构成存储器。器。64K864K8位的存位的存储器需要器需要1616位地址位地址线A A1515A A0 0，而，而16K816K8位的芯片的片内地址位的芯片的片内地址线为1414根，所以用根，所以用1616位地址位地址线中的低中的低1414位位A A1313A A0 0进行片内行片内寻址，高两址，高两位地址位地址A A1515、A A1414用于用于选择芯片，即芯片，即选片片寻址。址。2024/7/2490pptppt课件课件设存存储器从器从0000H0000H开始开始连续编址，址，则四四块芯片芯片的地址分配：的地址分配：第一片地址范第一片地址范围为：0000H0000H3FFFH3FFFH 第二片地址范第二片地址范围为：4000H4000H7FFFH7FFFH 第三片地址范第三片地址范围为：8000H8000HBFFFHBFFFH 第四片地址范第四片地址范围为：C000HC000HFFFFHFFFFH2024/7/2491pptppt课件课件A A1515A A14 14 A A1313A A1212A A2 2A A1 1A A0 0 00 00000000000000 00 00000000000000 00 11111111111111 00 111111111111110000H0000H3FFFH3FFFH第一片第一片 01 00000000000000 01 00000000000000 01 11111111111111 01 111111111111114000H4000H7FFFH7FFFH第二片第二片 10 00000000000000 10 00000000000000 10 11111111111111 10 111111111111118000H8000HBFFFHBFFFH第三片第三片 11 00000000000000 11 00000000000000 11 11111111111111 11 11111111111111C000HC000HFFFFHFFFFH第四片第四片片内地址片内地址片片选地址地址2024/7/2492pptppt课件课件2024/7/2493pptppt课件课件3 3字和位同字和位同时扩展展当芯片的当芯片的单元数和元数和单元的数据位均不元的数据位均不满足足