计算机硬件基础重大课件

计算机硬件技术基础计算机硬件技术基础学时数安排学时数安排讲课：讲课：54学时学时实验：实验：36学时学时课件制作：课件制作：黄黄 勤勤 李李 楠楠 甘思源甘思源联系电话：联系电话：6510655465106554教教 材：材：计算机硬件技术基础计算机硬件技术基础杨天怡主编杨天怡主编实验教材：实验教材：计算机硬件技术实验教程计算机硬件技术实验教程黄黄 勤勤 主编主编主要内容主要内容1。微型计算机基础。微型计算机基础2。Intel系列微处理器系列微处理器3。80486指令系统指令系统4。汇编语言程序设计。汇编语言程序设计5。存储器及存储管理。存储器及存储管理6。输入输出方式与接口芯片。输入输出方式与接口芯片 中断及中断控制器中断及中断控制器8259A 可编程定时可编程定时/计数器计数器8254 并行并行I/O接口芯片接口芯片8255A7。外设备接口技术。外设备接口技术键盘接口、键盘接口、CRT接口、其它开关接口接口、其它开关接口8。总线（概述、。总线（概述、ISA）教学要求教学要求1。CPU工作方式、结构、时序基本概念工作方式、结构、时序基本概念2。486工作方式、内部结构工作方式、内部结构3。CPU引脚：主要是与总线有关的引脚引脚：主要是与总线有关的引脚4。指令系统：。指令系统：8086全部及全部及80486常用指令常用指令5。程序结构：顺序、循环、分支、子程序。程序结构：顺序、循环、分支、子程序6。DOS调用：调用：1、2、9、A号号 35H、25H号了解号了解7。存储器分类及管理方法。存储器分类及管理方法8。中断：概念、中断程序结构、。中断：概念、中断程序结构、8259A中断管理芯片中断管理芯片9。DMA：了解了解10。8254、8255A11。串口，了解基本概念串口，了解基本概念12。键盘、。键盘、LED主要是上机用主要是上机用考试要求考试要求1。考试可带教材、实验指导书、实验报告、预习报告、。考试可带教材、实验指导书、实验报告、预习报告、笔记，但不得有复印件笔记，但不得有复印件2。考试分上机考试（。考试分上机考试（30）、笔试（）、笔试（70）教学管理教学管理1。3次迟到为一次旷课，旷课超过次迟到为一次旷课，旷课超过3次取消考试资格。次取消考试资格。2。迟到。迟到5分钟以上以旷课计。分钟以上以旷课计。3。可以书面申请自学，经教务批准后可免考勤，保留考试资格。可以书面申请自学，经教务批准后可免考勤，保留考试资格4。每次实验前撰写预习报告，连同上机签到册作为指导老师实。每次实验前撰写预习报告，连同上机签到册作为指导老师实验考勤依据。验考勤依据。5。每次实验后撰写实验报告，报告册在教材科购买。每次实验后撰写实验报告，报告册在教材科购买。第一章第一章 微型计算机基础微型计算机基础第一节第一节 微型计算机的组成微型计算机的组成第二节第二节 微型计算机的硬件结构微型计算机的硬件结构第三节第三节 微型计算机中的先进计算机技术微型计算机中的先进计算机技术 第四节微型计算机的主要性能指标及典型第四节微型计算机的主要性能指标及典型微型计算机微型计算机 第一节第一节 微型计算机的组成微型计算机的组成二、微型计算机的硬件组成二、微型计算机的硬件组成一、微型计算机系统的组成一、微型计算机系统的组成硬件和软件两大部分组成硬件和软件两大部分组成1.1.存储器存储器 存储器是计算机中存储程序和数据的部件。计算机的存储器分为存储器是计算机中存储程序和数据的部件。计算机的存储器分为两大部分，一部分为内部存储器或主存储器，简称内存或主存；另一两大部分，一部分为内部存储器或主存储器，简称内存或主存；另一部分为外部存储器或辅助存储器，简称外存或辅存。部分为外部存储器或辅助存储器，简称外存或辅存。存储容量存储容量 描述存储器存储二进制信息量多少的指标。存储二进制信描述存储器存储二进制信息量多少的指标。存储二进制信息的基本单位是位（息的基本单位是位（bitbit，b b）。）。一般把一般把8 8个二进制位组成的个二进制位组成的通用基本单元叫作字节（通用基本单元叫作字节（ByteByte，B B）。）。微型计算机中通常以微型计算机中通常以字节为单位表示存储容量。字节为单位表示存储容量。10241024B B为为1 1KB 1024KBKB 1024KB为为1 1MB 1024MBMB 1024MB为为1 1GB 1024GBGB 1024GB为为1 1TB TB 存储速度存储速度 描述存储器工作快慢程度的指标，它指信息存入存储器和从描述存储器工作快慢程度的指标，它指信息存入存储器和从存储器中取出所需要的时间。存储器中取出所需要的时间。存储的类型存储的类型 半导体存储器半导体存储器 磁记录存储器磁记录存储器 光盘存储器光盘存储器 2.2.微处理器微处理器 微处理器是微型计算机的运算和控制指挥中心。不同的微处理器，微处理器是微型计算机的运算和控制指挥中心。不同的微处理器，其性能有所不同，但基本组成是相同的，由运算器、控制器和寄存器其性能有所不同，但基本组成是相同的，由运算器、控制器和寄存器阵列三个主要部件组成。阵列三个主要部件组成。运算器运算器 执执行行算算术术运运算算和和逻逻辑辑运运算算的的部部件件，由由累累加加器器（AccumulatorAccumulator，A A）、暂暂存存器器（TemporaryTemporary，TMPTMP）、算算术术逻逻辑辑单单元元（ArithmaticArithmatic Logic Logic UnitUnit，ALUALU）、标标志志寄寄存存器器（Flag Flag RegistersRegisters，F F）和和一一些些逻逻辑电路组成。辑电路组成。累加器累加器算术逻辑单元算术逻辑单元标志寄存器标志寄存器CFCF进位标志进位标志 CF=CF=1 1 运算时产生了进运算时产生了进/借位借位 0 0 运算时无进运算时无进/借位借位 ZFZF零标志零标志 ZF=ZF=1 1 运算结果为运算结果为0 0 0 0 运算结果非零运算结果非零 SFSF符号标志符号标志 SF=SF=1 1 运算结果为负运算结果为负 0 0 运算结果为正运算结果为正 AFAF辅助进位标志辅助进位标志 AF=AF=1 1 运算时有辅助进运算时有辅助进/借位借位 0 0 运算时无辅助进运算时无辅助进/借位借位 PFPF奇偶标志奇偶标志 PF=PF=1 1 运算结果中运算结果中“1”“1”的个数为偶数的个数为偶数 0 0 运算结果中运算结果中“1”“1”的个数为奇数的个数为奇数 OFOF符号标志符号标志 OF=OF=1 1 有溢出有溢出0 0 无溢出无溢出 控制器控制器 控控制制器器是是指指令令执执行行部部件件，包包括括取取指指令令、分分析析指指令令（指指令令译译码码）和和执执行行指指令令，由由指指令令寄寄存存器器（Instruction Instruction RegisterRegister，IRIR）、指指令令译译码码器器（Instruction Instruction DecoderDecoder，IDID）和和 定定 时时 控控 制制 电电 路路（Timing Timing and and ControlControl）等组成。等组成。寄存器阵列寄存器阵列 寄寄存存器器阵阵列列主主要要包包含含两两类类寄寄存存器器，一一是是通通用用寄寄存存器器，供供用用户户使使用用；二是一些用途固定的专用寄存器，如程序计数器、堆栈指示器。二是一些用途固定的专用寄存器，如程序计数器、堆栈指示器。程序计数器程序计数器PCPC用于存放下一条要执行的指令在存储器中存放的地址。用于存放下一条要执行的指令在存储器中存放的地址。堆栈和堆栈指示器堆栈和堆栈指示器SPSP 堆栈是一块设在内存中按先进后出（堆栈是一块设在内存中按先进后出（First In Last OutFirst In Last Out，FILOFILO）原原则组织的存储区域，用于存放数据。数据存入栈区称为压入（则组织的存储区域，用于存放数据。数据存入栈区称为压入（PUSHPUSH），），从栈区中取出数据称为弹出（从栈区中取出数据称为弹出（POPPOP）。）。三、微型计算机的软件组成三、微型计算机的软件组成 堆栈指示器堆栈指示器SP用于指用于指示当前栈顶元素所在的位示当前栈顶元素所在的位置，无论是压栈还是弹栈置，无论是压栈还是弹栈总是在栈顶进行的。随着总是在栈顶进行的。随着对堆栈的压入和弹出操作，对堆栈的压入和弹出操作，SP的值会自动变化，的值会自动变化，NN-1N-K+1N-K 堆栈区堆栈区（K个个单元单元）SP数据存放方式为数据存放方式为先进后出先进后出(FILO)3.3.输入输出设备输入输出设备 输入设备输入设备输出设备输出设备 计计算算机机的的软软件件包包含含系系统统软软件件和和应应用用软软件件两两部部分分。系系统统软软件件是是使使用用和和管管理理计计算算机机的的软软件件，如如操操作作系系统统、数数据据库库管管理理系系统统、网网络络管管理理系系统统以以及及各各种种语语言言处处理理程程序序、系系统统维维护护程程序序等等。应应用用软软件件则则是是用用户户根根据据自自己己的的需需要要，为为解解决决某某一一实实际际问问题题而而编编制制的的程程序序，如如企企业业的的财财务务管管理理、人人事事管管理理，设备状态监测的数据采集与处理等。设备状态监测的数据采集与处理等。第二节第二节 微型计算机的硬件结构微型计算机的硬件结构一、硬件结构一、硬件结构 微型计算机在硬件上普遍采用总线结构，总线结构使系统构成微型计算机在硬件上普遍采用总线结构，总线结构使系统构成方便，并具有很好的可维护性和可扩展性。方便，并具有很好的可维护性和可扩展性。二、总线二、总线 所所谓谓总总线线，就就是是一一组组用用于于信信息息公公共共传传输输的的信信号号线线，连连在在总总线线上上的的所所有有部部件件均均能能使使用用的的公公共共线线路路，但但使使用用必必须须是是分分时时的的。按按传传输输信信息息方方向向，总总线线分分为为只只能能单单方方向向传传输输信信息息的的单单向向总总线线和和可可以以双双向向传传送送信信息息的的双双向向总总线线。按按传传输输信信息息类类别别，总总线线分分为为传传输输数数据据信信息息的的数数据据总总线线（Data Data Bus Bus,DB,DB）、传传输输地地址址信信息息的的地地址址总总线线（Address Address Bus Bus，AB AB）和和传传输输控控制制信信息的控制总线（息的控制总线（Control Bus,CBControl Bus,CB）。）。三、三、数据总线、地址总线、控制总线数据总线、地址总线、控制总线因因为为数数据据传传输输是是双双向向的的，故故DBDB是是双双向向总总线线。DBDB的的位位数数越越宽宽，一一次次数数据据传传输输的的信信息息量量就就越越大大，8 8位位DBDB一一次次只只能能传传输输1 1个个字字节节的的数数据据信信息息，而而6464位位DBDB则则一一次次可可以以传传输输8 8个字节的数据信息。个字节的数据信息。数据总线数据总线DBDB因因为为地地址址信信息息总总是是由由微微处处理理器器发发出出，寻寻址址存存储储器器或或外外设设，故故ABAB为为单单向向总总线线。ABAB的的位位数数越越宽宽，寻寻址址的的空空间间就就越越大大。8 8位位微微处处理理器器的的地地址址总总线线为为1616位位，即即有有ABAB1515ABAB0 0 1616条条地地址址线线，寻寻址址范范围围为为2 21616=64=64KBKB；目目前前生生产产的的微微处处理理器器寻寻址址范范围围已达到已达到6464GBGB。CBCB包包括括微微处处理理器器向向存存储储器器发发送送的的读读选选通通信信号号RDRD、写写选选通通信信号号WRWR，以以及及外外设设向向微微处处理理器器发发送送的的中中断断请请求求信信号号NMINMI、INTRINTR等。控制总线的各位作用不同，且一般都是单向的。等。控制总线的各位作用不同，且一般都是单向的。地址总线地址总线ABAB控制总线控制总线CBCB 根根据据总总线线的的组组织织方方式式，可可把把微微型型计计算算机机的的硬硬件件结结构构分分为为单单总总线线、面面向微处理器双总线和面向存储器双总线结构。向微处理器双总线和面向存储器双总线结构。单总线结构的微型计算机单总线结构的微型计算机 面向微处理器的双总线结构微型计算机面向微处理器的双总线结构微型计算机 面向存储器的双总线结构微型计算机面向存储器的双总线结构微型计算机第三节第三节 微型计算机中的先进计算机技术微型计算机中的先进计算机技术一、中断技术一、中断技术 计算机暂停（或称为挂起）正在执行的程序转去处理随机事件，计算机暂停（或称为挂起）正在执行的程序转去处理随机事件，随机事件处理完毕后，再恢复执行原来的程序的过程称为中断。随机事件处理完毕后，再恢复执行原来的程序的过程称为中断。二、流水线技术二、流水线技术 流流水水线线（PipelinePipeline）技技术术是是一一种种将将一一条条指指令令的的执执行行过过程程分分解解为为多多个个步步骤骤，并并让让几几条条指指令令的的不不同同步步骤骤操操作作在在时时间间上上重重叠叠，从从而而实实现现几几条条指指令令并并行行处处理理，提提高高程程序序运运行行速速度度的的技技术术。每每一一个个步步骤骤均均由由一一个个独独立立的的电电路路来来完完成成，若若干干个个完完成成不不同同操操作作步步骤骤的的电电路路组组成成了了指指令令流水线。流水线。三、乱序执行技术三、乱序执行技术 所所谓谓乱乱序序执执行行（Out Out of of Order Order ExecutionExecution）技技术术就就是是允允许许指指令令按按照照不不同同于于程程序序中中指指定定的的顺顺序序发发送送给给执执行行部部件件，从从而而加加速速程程序序执执行行过过程程的的一一种种最最新新技技术术。它它本本质质上上是是按按数数据据流流驱驱动动原原理理工工作作的的（传传统统的的计计算算机机都都是是按按指指令令流流驱驱动动原原理理工工作作的的），根根据据操操作作数数是是否否准准备备好好来来决决定定一一条条指指令令是是否否立立即即执执行行。不不能能立立即即执执行行的的指指令令先先搁搁置置一一边边，而而把把能能立立即执行的后续指令提前执行。即执行的后续指令提前执行。四、推测执行技术四、推测执行技术 推推测测执执行行技技术术（或或称称为为预预测测执执行行技技术术）是是为为了了充充分分发发挥挥流流水水线线与与并行执行技术和分支超顺序执行技术而采取的一种先进计算机技术。并行执行技术和分支超顺序执行技术而采取的一种先进计算机技术。五、高速缓冲存储器技术五、高速缓冲存储器技术 在在3232位位微微机机中中，为为了了加加快快处处理理速速度度，在在CPUCPU与与主主存存储储器器之之间间增增设设了了一一级级或或两两级级高高速速小小容容量量存存储储器器，称称之之为为高高速速缓缓冲冲存存储储器器（CacheCache）。高高速速缓缓冲冲存存储储器器的的存存取取速速度度比比主主存存要要快快一一个个数数量量级级，大大体体与与CPUCPU的的速速度度相相当当。CPUCPU在在取取指指令令或或取取操操作作数数时时，首首先先看看其其是是否否在在高高速速缓缓冲冲存存储储器器中中，不不在在时时才才访访问问主主存存储储器器。指指令令或或操操作作数数在在高高速速缓缓冲冲存存储储器器中中时，称为时，称为“命中命中”，反之称为，反之称为“未命中未命中”。六、虚拟存储器技术六、虚拟存储器技术 虚拟存储器技术是一种通过硬件和软件结合扩大用户可用存储空虚拟存储器技术是一种通过硬件和软件结合扩大用户可用存储空间的技术。它在内存储器和外存储器（软盘、硬盘或光盘）之间增加间的技术。它在内存储器和外存储器（软盘、硬盘或光盘）之间增加一些的硬件和软件，使两者形成一个有机整体。一些的硬件和软件，使两者形成一个有机整体。第四节微型计算机的主要性能指标及典型第四节微型计算机的主要性能指标及典型 微型计算机微型计算机 一、主要性能指标一、主要性能指标字长字长存储容量存储容量运算速度运算速度外设扩展能力外设扩展能力软件配置软件配置指计算机内部一次可以处理的二进制数码的位数。指计算机内部一次可以处理的二进制数码的位数。计算机的运算速度一般用每秒钟所能执行的指令条数来计算机的运算速度一般用每秒钟所能执行的指令条数来表示。由于不同类型的指令的执行时间不同，因而运算表示。由于不同类型的指令的执行时间不同，因而运算速度的计算方法也不同，速度的计算方法也不同，指微型计算机配接各种外部设备的可能性、灵活性指微型计算机配接各种外部设备的可能性、灵活性和适应性。和适应性。软件是计算机的重要组成部分，它配置是否齐全，直接软件是计算机的重要组成部分，它配置是否齐全，直接关系到计算机性能的好坏和效率的高低。关系到计算机性能的好坏和效率的高低。二、二、PCPC系列微机简介系列微机简介 （教材（教材P P1515P P17 17 自学）自学）三、三、PC486PC486硬件特点硬件特点 （教材（教材P P1717P P21 21 自学）自学）四、四、PC PentiumPC Pentium的硬件特点的硬件特点 （教材（教材P P2121P P22 22 自学）自学）第二章第二章 IntelIntel系列微处理器系列微处理器 第一节第一节 IntelIntel系列微处理器概述系列微处理器概述 第二节第二节 80486 80486微处理器的体系结构微处理器的体系结构 第三节第三节 PentiumPentium微处理器的体系结构微处理器的体系结构 一、一、808680868088 8088 微处理器微处理器 8086 8086 是是标标准准1616位位微微处处理理器器，内内外外数数据据总总线线都都为为1616位位；8088 8088 是是准准1616位位微微处处理理器器，内内数数据据总总线线为为1616位位，外外数数据据总总线线为为8 8位位。808680868088 8088 除除了了外外数数据据位位数数及及与与此此相相关关的的部部分分逻逻辑辑稍稍有有不不同同外外，内内部部结结构构和和基基本本性能相同，指令系统完全兼容。性能相同，指令系统完全兼容。在在8086808680888088的设计中，引人了两个重要的概念：的设计中，引人了两个重要的概念：指令流水线指令流水线 存储器分段存储器分段 这两个概念在以后升级的这两个概念在以后升级的INTELINTEL系列微处理器中一直被沿用和发展。系列微处理器中一直被沿用和发展。正是这两个概念的引入，使正是这两个概念的引入，使808680868088 8088 与原来的与原来的8 8位微处理器相比，在位微处理器相比，在运行速度、处理能力和对存储空间访问等性能方面有很大提高。运行速度、处理能力和对存储空间访问等性能方面有很大提高。第一节第一节 IntelIntel系列微处理器概述系列微处理器概述 8086/80888086/8088内部结构示意图内部结构示意图总总线线接接口口单单元元BIUBIU由由段段寄寄存存器器（CSCS、DSDS、SSSS、ESES）、指指令令指指针针寄寄存存器器（IPIP）、内内部部暂暂存存器器、指指令令队队列列、地地址址加加法法器器及及总总线线控控制制电电路路组组成成。它它的的主主要要作作用用是是负负责责执执行行所所有有的的“外外部部总总线线”操操作作，即即当当EUEU从从指指令令队队列列中中取取走走指指令令时时，BIUBIU即即从从内内存存中中取取出出后后续续的的指指令令代代码码放放入入队队列列中中；当当EUEU需需要要数数据据时时，BIUBIU根根据据EUEU输输出出的的地地址址，从从指指定定的的内内存存单单元元或或外外设设中中取取出出数数据据供供EUEU使用；当运算结束时，使用；当运算结束时，BIUBIU将运算结果送给指定的内存单元或外设。将运算结果送给指定的内存单元或外设。指指令令队队列列主主要要使使8086/80888086/8088的的EUEU和和BIUBIU并并行行工工作作，取取指指令令操操作作、分分析析指指令令操操作作重重叠叠进进行行，从从而而形形成成了了两两级级指指令令流流水水线线结结构构，减减少少了了CPUCPU为为取取指指令令而而必必须须等等待待的的时时间间，提提高高了了CPUCPU的的利利用用率率，加加快快了了整整机机运运行行速速度度，也也降降低低了了对对存储器存取速度的要求。存储器存取速度的要求。执执行行单单元元EU EU 由由通通用用寄寄存存器器、运运算算数数据据寄寄存存器器、算算术术逻逻辑辑单单元元（ALUALU）及及EUEU控控制制电电路路组组成成。它它的的主主要要作作用用是是分分析析和和执执行行指指令令，即即EUEU控控制制电电路路从从指指令令队队列列取取出出指指令令代代码码，经经译译码码，发发出出相相应应的的控控制制信信号号；数数据据在在ALUALU中中进进行行运算；运算过程及结果的某些特征保留在标志寄存器（运算；运算过程及结果的某些特征保留在标志寄存器（EFLAGSEFLAGS）中。中。段段寄寄存存器器为为8086/80888086/8088采采用用存存储储器器分分段段管管理理提提供供了了主主要要的的硬硬件件支支持持。8086/80888086/8088可可寻寻址址的的存存储储器器空空间间为为1 1MBMB。通通过过分分段段管管理理，把把1 1MBMB的的物物理理存存储储空空间分成若干逻辑段，间分成若干逻辑段，每段最大为每段最大为6464KBKB。段的起始单元地址叫段的起始单元地址叫段基址段基址。存存储储器器的的分分段段方方式式不不是是唯唯一一的的，各各段段之之间间可可以以连连续续、分分离离、部部分分重重叠叠和和完完全全重重叠叠。这这主主要要取取决决于于对对各各个个段段寄寄存存器器的的预预置置内内容容。一一个个具具体体的的存存储储单元的物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。单元的物理地址，可以属于一个逻辑段，也可以同属于几个逻辑段。8086/8088 8086/8088的的4 4个当前段分别称为：个当前段分别称为：代码段代码段、数据段数据段、堆栈段堆栈段、附加段附加段 采采用用存存储储器器分分段段管管理理后后，存存储储器器地地址址有有物物理理地地址址和和逻逻辑辑地地址址之之分分。CPUCPU访问存储器访问存储器时，地址总线时，地址总线ABAB上送出的是上送出的是物理地址物理地址。编编程程时时则则采采用用逻逻辑辑地地址址，逻逻辑辑地地址址有有段段基基址址和和段段内内偏偏移移地地址址两两部部分分组组成，两者都是成，两者都是1616位。位。由由1616位逻辑地址变换为位逻辑地址变换为2020位物理地址的关系如下：位物理地址的关系如下：物理地址物理地址=段基址段基址*16+*16+段内偏移段内偏移 物理地址的生成是在物理地址的生成是在BIUBIU的地址加法器中完成的。的地址加法器中完成的。物理地址生成示意图物理地址生成示意图二、二、8028680286微处理器微处理器 8028680286是是一一种种增增强强微微处处理理器器型型标标准准1616位位微微处处理理器器。与与8086/80888086/8088相相比比，结构上的改进与性能上的提高主要体现在以下几个方面：结构上的改进与性能上的提高主要体现在以下几个方面：内内部部有有执执行行单单元元（EUEU）、总总线线单单元元（BUBU）、指指令令单单元元（IUIU）和和地地址址单单元元（AUAU）4 4个个独独立立的的部部分分并并行行操操作作，可可实实现现4 4级级流流水水线线作作业业，使使数数据据吞吐率大大提高吞吐率大大提高。地址总线与数据总线完全分开使用。地址总线与数据总线完全分开使用。存存储储空空间间有有两两种种工工作作方方式式：实实地地址址方方式式和和保保护护虚虚拟拟地地址址方方式式（保保护方式）。实地址方式有护方式）。实地址方式有1 1MBMB的空间；保护方式有的空间；保护方式有1616MBMB的空间。的空间。在在保保护护方方式式下下，4 4个个段段寄寄存存器器装装入入的的不不再再是是段段基基址址，而而是是指指向向段段描述符表中某个段描述符的索引值，称为段选择符。描述符表中某个段描述符的索引值，称为段选择符。总总之之，8028680286主主要要是是增增强强了了多多用用户户、多多任任务务系系统统所所必必须须的的任任务务转转换换功功能能、虚虚拟拟存存储储器器管管理理功功能能和和多多种种保保护护功功能能，不不仅仅运运算算速速度度大大为为提提高高，而而且支持多用户、多任务操作。且支持多用户、多任务操作。三、三、80386/8048680386/80486微处理器微处理器 80386/8048680386/80486是是针针对对多多用用户户和和多多任任务务的的应应用用而而推推出出的的3232位位微微处处理理器器，与与8028680286相比，它在结构和性能上的主要特点如下：相比，它在结构和性能上的主要特点如下：内内部部寄寄存存器器数数量量明明显显增增加加，它它具具有有全全3232位位数数据据处处理理能能力力，还还可可以以进进行行6464位的数据运算。位的数据运算。片片内内存存储储管管理理部部件件可可实实现现段段页页式式存存储储管管理理，比比8028680286可可提提供供更更大大的的虚虚拟拟存储空间和物理存储空间。存储空间和物理存储空间。比比8028680286新增了一种保护模式下的工作方式，即虚拟新增了一种保护模式下的工作方式，即虚拟80868086方式。方式。8048680486增加到增加到6 6级指令流水线。级指令流水线。提供了提供了3232位外部总线接口，最大数据传输速率显著提高。位外部总线接口，最大数据传输速率显著提高。运算速度大大加快。运算速度大大加快。四、四、Pentium Pentium 微处理器微处理器 Pentium Pentium 是是一一种种高高性性能能的的6464位位微微处处理理器器，它它对对8048680486作作了了下下列列重重大大的的改进改进：采用超标量体系结构，内含两条指令流水线。采用超标量体系结构，内含两条指令流水线。内置的浮点运算部件采用超流水线技术。内置的浮点运算部件采用超流水线技术。增加了分支指令预测。增加了分支指令预测。内置了指令和数据两个独立的超流水线技术。内置了指令和数据两个独立的超流水线技术。采用采用6464位外部数据总线位外部数据总线。引引入入了了大大型型计计算算机机中中采采用用的的内内部部错错误误检检测测、功功能能冗冗余余校校验验和和错错误误报报告告等自诊断功能。等自诊断功能。进行了更多的可测性设计。进行了更多的可测性设计。提供了独特的性能监察功能，以利于软、硬件产品的优化和升级。提供了独特的性能监察功能，以利于软、硬件产品的优化和升级。提供了灵活的存储器页面管理功能提供了灵活的存储器页面管理功能。第二节第二节 80486 80486微处理器的体系结构微处理器的体系结构 一、一、8048680486的体系结构特点的体系结构特点 8048680486是是3232位位高高性性能能处处理理器器，它它以以提提高高性性能能和和面面向向多多处处理理器器系系统统结结构构为主要目标，它具有如下的特点为主要目标，它具有如下的特点：8048680486采采用用的的是是单单倍倍的的时时钟钟频频率率，即即在在8048680486CPUCPU的的CLKCLK端端输输入入的的外外部部时时钟频率就是其内部处理器的工作时钟频率。钟频率就是其内部处理器的工作时钟频率。内部包含有内部包含有8 8K K字节的指令字节的指令/数据合用型高速缓存器。数据合用型高速缓存器。内部包含了相当于增强型内部包含了相当于增强型8038780387功能的浮点协处理器。功能的浮点协处理器。对对使使用用频频率率较较高高的的基基本本指指令令，由由原原来来的的微微代代码码控控制制改改为为硬硬件件逻逻辑辑直直接接控制，并在指令执行单元采用了控制，并在指令执行单元采用了RISCRISC技术和流水线技术。技术和流水线技术。采用了突发式总线传输方式。采用了突发式总线传输方式。内内部部数数据据总总线线的的宽宽度度有有3232位位、6464位位等等多多种种，并并分分别别用用于于不不同同单单元元之之间的数据通路间的数据通路 对某些内部寄存器中部分位的内容进行了变动和增加。对某些内部寄存器中部分位的内容进行了变动和增加。面面向向多多处处理理器器结结构构，在在总总线线接接口口部部件件上上增增加加了了总总线线监监视视功功能能，增增加加了了支持多机操作的指令。支持多机操作的指令。二、二、8048680486的内部结构与内部寄存器的内部结构与内部寄存器 1 1、内部结构、内部结构总线接口单元总线接口单元 主主要要用用于于外外部部地地址址、数数据据和和控控制制总总线线管管理理，完完成成预预取取指指令令、读读/写写数据等总线操作。数据等总线操作。指令预取单元指令预取单元 内内含含一一个个3232字字节节的的指指令令预预取取队队列列，当当指指令令预预取取队队列列不不满满且且总总线线空空闲时，指令预取单元通过总线接口单元从存储器读取指令放到队列中。闲时，指令预取单元通过总线接口单元从存储器读取指令放到队列中。指令预取单元平均可以预取指令预取单元平均可以预取1010条指令。条指令。指令译码单元指令译码单元 从从指指令令预预取取队队列列中中读读取取指指令令，进进行行预预译译码码后后将将其其送送入入已已译译码码的的指指令令队队列列等等待待执执行行。如如果果预预译译码码时时发发现现是是转转移移或或调调用用指指令令，可可提提前前通通知知总总线线接接口口部件去新的目标地址取指令，以刷新指令预取队列。部件去新的目标地址取指令，以刷新指令预取队列。指令执行单元指令执行单元 完完成成各各种种算算术术逻逻辑辑运运算算和和变变址址地地址址生生成成。在在控控制制单单元元中中，大大多多数数指指令采用微程序控制结构执行，常用基本指令采用硬件逻辑控制执行。令采用微程序控制结构执行，常用基本指令采用硬件逻辑控制执行。段管理单元段管理单元用于存储器分段管理，将逻辑地址变换为用于存储器分段管理，将逻辑地址变换为3232位线性地址。位线性地址。页管理单元页管理单元用于进行存储器分页管理，将线性地址变换为用于进行存储器分页管理，将线性地址变换为3232位物理地址。位物理地址。高速缓存单元高速缓存单元浮点运算单元浮点运算单元用于加速指令用于加速指令/数据的访问过程。数据的访问过程。相相当当于于一一个个增增强强型型浮浮点点协协处处理理器器8038780387，专专门门用用作作浮浮点点运运算算，可可与与ALUALU的整数运算并行进行。的整数运算并行进行。8048680486的流水线工作示意图的流水线工作示意图2.2.内部寄存器内部寄存器 1 1）基本寄存器）基本寄存器 通用寄存器通用寄存器 指令指针寄存器指令指针寄存器 （EIPEIP）有有8 8个个3232位位的的EAXEAX、EBXEBX、ECXECX、EDXEDX、ESIESI、EDIEDI、EBPEBP、ESPESP；它它们们的的低低1616位位可可以以单单独独访访问问被被命命名名为为：AXAX、BXBX、CXCX、DXDX、SISI、DIDI、BPBP、SPSP。其其中中AXAX、BXBX、CXCX、DXDX还还可可以以分分别别分分成成两两个个8 8位位寄寄存存器器：AHAH、ALAL、BHBH、BLBL、CHCH、CLCL、DHDH、DLDL。EIPEIP用用于于保保存存下下一一条条待待预预取取指指令令相相对对于于代代码码段段基基址址的的偏偏移移量量。它它的的低低1616位可以单独访问，称之为位可以单独访问，称之为IPIP 标志寄存器标志寄存器 （EFLAGSEFLAGS）：）：3232位位标标志志寄寄存存器器 （EFLAGSEFLAGS）中中包包含含三三种种标标志志：状状态态标标志志（S S）、控控制标志制标志（C C）和和系统标志系统标志（X X）。）。段寄存器段寄存器：状态标志（状态标志（S S）：）：反映指令执行过程及结果的状态。反映指令执行过程及结果的状态。控制标志（控制标志（C C）：）：它仅含一个标志它仅含一个标志DFDF，用于控制串操作指令的地址改变方向。用于控制串操作指令的地址改变方向。系系统统标标志志（X X）：它它用用于于控控制制I/OI/O、屏屏蔽蔽中中断断、调调试试、任任务务转转换换和和控控制制保保护护方式与虚拟方式与虚拟80868086方式间的转换。方式间的转换。8048680486有有6 6个个段段寄寄存存器器（CSCS、SSSS、DSDS、ESES、FSFS、GSGS），用用于于决决定定程程序序使使用用存存储储器器区区域域块块。其其中中CSCS指指明明当当前前的的代代码码段段；SSSS指指明明当当前前的的堆堆栈栈段段；DSDS、ESES、FSFS和和GSGS指明当前的指明当前的4 4个个数据段数据段。在在保保护护方方式式下下，8048680486段段的的长长度度可可以以在在1 1M M字字节节到到4 4G G字字节节之之间间变变化化；而而在实地址方式下，段的长度最大为在实地址方式下，段的长度最大为6464KBKB。基本寄存器示意图基本寄存器示意图 2)2)系统级寄存器系统级寄存器 系系统统级级寄寄存存器器包包括括4 4个个控控制制寄寄存存器器和和4 4个个系系统统地地址址寄寄存存器器。这这些些寄寄存存器只能由在特权级器只能由在特权级0 0上运行的程序访问。上运行的程序访问。4 4个个控控制制寄寄存存器器的的作作用用是是存存放放全全局局特特性性的的机机器器状状态态，控控制制片片内内CacheCache、FPUFPU和分段、分页单元的工作。各个控制寄存器都是和分段、分页单元的工作。各个控制寄存器都是3232位。位。控制寄存器控制寄存器 系统地址寄存器系统地址寄存器 系系统统地地址址寄寄存存器器只只在在保保护护方方式式下下使使用用，所所以以又又叫叫保保护护方方式式寄寄存存器器。8048680486用用4 4个个寄寄存存器器把把在在保保护护方方式式下下常常用用的的数数据据基基地地址址、界界限限和和其其他他属属性性保保存起来，以确保其快速性。存起来，以确保其快速性。全全局局描描述述符符表表寄寄存存器器（GDTRGDTR）和和局局部部描描述述符符表表寄寄存存器器（LDTRLDTR）分分别别用来存放前述的用来存放前述的GDTGDT和和LDTLDT的的3232位线性基地址等内容。位线性基地址等内容。中断描述符表寄存器中断描述符表寄存器（IDTRIDTR）用来存放中断描述符表的基址和界限。用来存放中断描述符表的基址和界限。任务寄存器任务寄存器TRTR用来存放任务状态段（用来存放任务状态段（TTSTTS）的基址、界限和其它属性。的基址、界限和其它属性。调试和测试寄存器调试和测试寄存器 8048680486提提供供了了8 8个个3232位位的的可可编编程程寄寄存存器器来来支支持持调调试试功功能能。它它还还定定义义了了5 5个个测测试试寄寄存存器器，测测试试寄寄存存器器实实际际上上并并不不是是8048680486体体系系结结构构的的标标准准部部分分，只只是为了增强系统的可测性而引入的附加硬件。是为了增强系统的可测性而引入的附加硬件。浮点寄存器浮点寄存器 1313个个浮浮点点寄寄存存器器，8 8个个8080位位浮浮点点数数据据寄寄存存器器用用作作固固定定寄寄存存器器组组或或硬硬件件堆堆栈栈，1 1个个1616位位标标记记字字寄寄存存器器用用来来标标记记每每个个数数据据寄寄存存器器的的内内容容，1 1个个1616位位控控制制寄寄存存器器用用于于提提供供FPUFPU的的若若干干处处理理选选择择项项，1 1个个1616位位状状态态寄寄存存器器用用于于反反映映FPUFPU的的总总状状态态，2 2个个4848位位的的指指令令、数数据据指指针针寄寄存存器器的的作作用用是是为为用户编写错误处理程序提供指令、数据指针。用户编写错误处理程序提供指令、数据指针。8048680486的的FPUFPU中包含有：中包含有：三、三、8048680486的三种工作方式及相互转换的三种工作方式及相互转换 （1 1）实地址方式：）实地址方式：它它的的工工作作原原理理与与80868086基基本本相相同同，主主要要区区别别是是8048680486能能借借助助操操作作数数长长度度前前缀缀，处处理理3232位位数数据据，且且增增加加了了两两个个数数据据段段寄寄存存器器FSFS和和GSGS，提提高高了了运运行行速度。速度。（2 2）保护虚地址方式：）保护虚地址方式：（3 3）虚拟）虚拟80868086方式：方式：它它引引入入了了虚虚拟拟存存储储器器的的概概念念。CPUCPU可可访访问问的的物物理理存存储储空空间间为为4 4GBGB，程程序序可可用用的的虚虚拟拟地地址址空空间间为为6464TBTB。段段的的长长度度在在启启动动页页功功能能时时是是4 4GBGB，不不启启动动页页功功能能时时是是1 1MBMB。可可支支持持多多用用户户和和单单用用户户的的多多任任务务操操作作，并并对对各各任任务务提提供供了了多方面的保护机制。多方面的保护机制。它它是是一一种种既既有有保保护护功功能能又又能能执执行行80868086代代码码的的工工作作方方式式，可可以以说说是是保保护护方方式式的的一一种种子子方方式式。工工作作原原理理与与保保护护虚虚拟拟地地址址方方式式下下相相同同，但但是是程程序序指指定定的的逻逻辑辑地地址址解解释释与与80868086相相同同，即即可可以以和和实实地地址址方方式式下下一一样样执执行行80868086的的应应用用程序。程序。8048680486的三种工作方式和相互转换示意图的三种工作方式和相互转换示意图 四、四、8048680486的的外部引脚信号外部引脚信号第三节第三节 Pentium Pentium 微处理器的体系结构微处理器的体系结构 一、一、Pentium Pentium 微处理器的内部结构微处理器的内部结构 Pentium Pentium 微处理器的内部结构微处理器的内部结构 PentiumPentium微微处处理理器器是是IntelIntel公公司司继继8048680486之之后后推推出出的的6464位位高高性性能能微微处处理理器器，它它具具有有超超标标量量体体系系结结构构、分分支支预预测测先先进进技技术术的的采采用用，分分开开的的指指令令、数数据据高高速速缓缓冲冲存存储储器器，以以及及128128位位、256256位位内内部部数数据据总总线线，6464位位可可成成组组传传送送的的外部总线外部总线等特点。等特点。PentiumPentium微微处处理理器器由由总总线线部部件件、代代码码CacheCache、指指令令CacheCache、预预取取缓缓冲冲存存储器储器、指令译码部件指令译码部件、整数运算部件整数运算部件、浮点运算浮点运算部件等功能部件组成部件等功能部件组成 。二、二、Pentium Pentium 微处理器的整数流水线微处理器的整数流水线 PentiumPentium微微处处理理器器的的整整数数流流水水线线与与8048680486微微处处理理器器的的非非常常类类似似，其其流流水水线线操操作作由由预预取取PFPF、首首次次译译码码DIDI、二二次次译译码码DIDI、执执行行EXEX和和写写回回WBWB共共5 5个个操操作步骤组成。作步骤组成。它在流水线中增加了一些辅助性硬件以加速指令的执行。它在流水线中增加了一些辅助性硬件以加速指令的执行。（1 1）超标量执行超标量执行 PentiumPentium微微处处理理器器配配置置的的超超标标量量执执行行机机构构允允许许两两条条指指令令以以并并行行方方式式执执行行。采采用用的的技技术术是是把把生生成成地地址址的的硬硬件件和和算算术术运运算算逻逻辑辑运运算算部部件件配配置置成两个各自独立的整数流水线，一个叫成两个各自独立的整数流水线，一个叫U U流水线，另一个叫流水线，另一个叫V V流水线。流水线。PentiumPentium微微处处理理器器的的片片内内CacheCache是是分分离离式式的的CacheCache，即即指指令令代代码码CacheCache和和数数据据CacheCache是是各各自自独独立立的的片片内内CacheCache。当当执执行行部部件件对对存存储储器器进进行行访访问问时时，由由指指令令CacheCache和和数数据据CacheCache分分别别提提供供指指令令代代码码信信息息和和数数据据信信息息。总总线线接接口口部部件件内内包包括括了了各各自自独独立立的的3232位位地地址址总总线线和和6464位位数数据据总总线线。PentiumPentium微微处处理器的预取缓冲部件内包括了理器的预取缓冲部件内包括了指令预取指令预取和和指令译码指令译码两个子功能部件。两个子功能部件。PentiumPentium微微处处理理器器采采用用了了预预测测新新技技术术。为为了了支支持持这这项项新新技技术术，芯芯片片内内装装备备有有两两个个预预取取缓缓冲冲存存储储器器，一一个个是是以以线线性性方方式式来来预预取取代代码码，另另一一个个则根据转移目标缓冲存储器则根据转移目标缓冲存储器BTBBTB预取代码。预取代码。（2 2）转移预测判断）转移预测判断 三、三、Pentium Pentium 微处理器的浮点流水线微处理器的浮点流水线 （1 1）浮点流水线操作浮点流水线操作（2 2）浮点流水线微体系结构）浮点流水线微体系结构 PentiumPentium浮浮点点流流水水线线由由预预取取PFPF、首首次次译译码码D1D1、二二次次译译码码D2D2、取取操操作作数数、首首次次执执行行X1X1、二二次次执执行行X2X2、写写浮浮点点数数WFWF和和出出错错报报告告ERER共共8 8个个操操作作步步骤骤组组成成。其其中中预预取取PFPF和和首首次次译译码码DlDl这这两两个个操操作作步步骤骤与与整整数数流流水水线线中中的的前前两两个个操操作作步步骤公用同一硬件资源。骤公用同一硬件资源。对对“基基本本”浮浮点点指指令令来来说说，也也允允许许单单周周期期通通过过，也也就就是是说说能能以以每每个个时时钟执行一条指令的速率执行。钟执行一条指令的速率执行。PentiumPentium微微处处理理器器的的浮浮点点流流水水线线由由浮浮点点接接口口、寄寄存存器器组组及及控控制制部部件件FIRCFIRC、浮浮点点指指数数功功能能部部件件FEXPFEXP、浮浮点点乘乘法法部部件件FMULFMUL、浮浮点点加加法法部部件件FADDFADD、浮点除法部件浮点除法部件FDIVFDIV以及浮点舍入处理部件以及浮点舍入处理部件PFRNDPFRND共共7 7个部件组成。个部件组成。四、四、Pentium Pentium 微处理器的片内微处理器的片内Cache Cache PentiumPentium采采用用了了代代码码和和数数据据各各自自独独立立的的分分离离式式Cache Cache。每每一一种种CacheCache的的规规模模大大小小均均为为8 8K K字字节节，采采用用的的是是二二路路相相联联的的映映像像技技术术，每每个个CacheCache行行大大小小为为3232个个字字节节。在在每每一一个个CacheCache内内，都都装装备备有有一一个个专专用用的的转转换换旁旁视视缓缓冲冲存存储器储器TLBTLB，用来快速地将线性地址转换成物理地址。用来快速地将线性地址转换成物理地址。它它遵遵循循MESIMESI协协议议，既既可可以以将将数数据据CacheCache根根据据写写回回方方案案进进行行配配置置，也也可可以以将将数数据据CacheCache根根据据逐逐行行写写贯贯穿穿方方案案进进行行配配置置。数数据据CacheCache的的标标记记是是三三端端口口式式的的结结构构，以以支支持持两两个个数数据据的的传传送送和和所所访访问问的的周周期期是是在在同同一一时时钟钟周周期期之之内内 。指指令令代代码码CacheCache是是一一个个固固有有的的写写保保护护CacheCache，指指令令代代码码CacheCache的的标标记记是是三端口式的结构，以便对三端口式的结构，以便对CacheCache操作实施监视和对分割行的访问提供支持。操作实施监视和对分割行的访问提供支持。PentiumPentium的的数数据据CacheCache支支持持U U流流水水线线和和V V流流水水线线的的二二元元访访问问，以以便便支支持持辅辅助带宽和简化编译程序的指令调度算法。助带宽和简化编译程序的指令调度算法。五、五、Pentium Pentium 微处理器的新型体系结构微处理器的新型体系结构 PentiumPentium微微处处理理机机把把数数据据总总线线增增至至6464位位，以以改改善善数数据据的的传传送送速速率率，同同时时支支持持成成组组读读周周期期和和成成组组写写回回周周期期，除除此此之之外外，PentiumPentium微微处处理理器器还还增增设设了了总总线线周周期期流流水水线线，它它允允许许两两个个总总线线周周期期同同时时进进行行。PentiumPentium存存储储管管理理部部件件还还拥拥有可选择的体系结构，允许页的大小达到有可选择的体系结构，允许页的大小达到4 4M M字节字节 PentiumPentium微微处处理理器器增增加加了了对对有有效效数数据据的的完完整整性性检检测测和和对对错错误误的的检检测测能能力力，对对逐逐字字节节数数据据奇奇偶偶校校验验仍仍提提供供支支持持。随随着着新新异异常常事事故故、机机器器校校验验异异常常事事故故的的出出现现，PentiumPentium微微处处理理器器还还增增加加了了地地址址奇奇偶偶校校验验、内内部部奇奇偶偶校校验验。除除此此之之外，在外，在PentiumPentium微处理机上还实现了功能性冗余校验。微处理机上还实现了功能性冗余校验。PentiumPentium微微处处理理器器内内的的译译码码部部件件的的作作用用是是把把预预取取到到预预取取缓缓冲冲器器中中的的指指令令进进行行译译码码，以以供供PentiumPentium微微处处理理器器执执行行。在在PentiumPentium微微处处理理器器控控制制ROMROM内内保保存存着着指指令令的的微微代代码码，PentiumPentium微微处处理理器器就就是是利利用用这这些些微微代代码码控控制制各各种种指指令令的的操操作顺序。控制作顺序。控制ROMROM部件对部件对V V和和U U两条指令流水线直接实施控制功能。两条指令流水线直接实施控制功能。第三章第三章 80486 80486微处理器指令系统微处理器指令系统 第一节第一节8048680486微处理器寻址方式微处理器寻址方式第二节第二节 80486 80486微处理器指令系统微处理器指令系统 第一节第一节8048680486微处理器的寻址方式微处理器的寻址方式一、操作数寻址方式一、操作数寻址方式 要使微处理器能够完成指令规定的操作，则指令中须包含要使微处理器能够完成指令规定的操作，则指令中须包含2 2种信种信息，一是执行什么操作，二是该操作所涉及的数据在哪里和结果存息，一是执行什么操作，二是该操作所涉及的数据在哪里和结果存于何处，而于何处，而寻找操作数所在地址寻找操作数所在地址的方法即为的方法即为寻址方式寻址方式(Addressing Addressing Mode)Mode)。80X8680X86的寻址方式可分为两类：的寻址方式可分为两类：操作数的寻址方式操作数的寻址方式和和转移地转移地址的寻址方式址的寻址方式。由于由于操作数操作数作为指令的操作对象，作为指令的操作对象，可以存储在存储器中可以存储在存储器中（称为存（称为存储器操作数）、储器操作数）、寄存在寄存器中寄存在寄存器中（称为寄存器操作数）或（称为寄存器操作数）或直接包含在直接包含在指令中指令中（称为立即数），因此，与之对应有多种寻址方式。（称为立即数），因此，